Файл: Лабораторная работа 1 Синтез комбинационных схем Лабораторная работа 2 Построение систем памяти.pdf

26
— буфер с тристабильным выходом (элемент TRI).
Рис. 11. Схема ячейки памяти на 1 бит в САПР Altera Quartus
5. Сохраните схему в файле. Скрин схемы занесите в протокол.
6. Установите данный файл главным в проекте, что позволит системе скомпилировать и промоделировать его. Для этого следует открыть окно обозревателя проектов (View → Utility Windows → Project Navigator) и в нем открыть вкладку «Files». В контекстном меню сохраненного файла схемы следует выбрать пункт «Set As Top-Level Entity».
7. Запустите компиляцию проекта (Processing → Start Compilation).
При необходимости следует исправить ошибки. Добейтесь успешной ком- пиляции.
8. После успешной компиляции необходимо промоделировать работу схемы, построив временную диаграмму. Комбинацию входных сигналов следует установить таким образом, чтобы результат моделирования отра- жал корректность работы построенной схемы. Скрин результатов модели- рования занесите в протокол. Пример промоделированной схемы ячейки памяти на один бит представлен на рисунке 12.
9. Поместите созданную схему ячейки памяти RAM 1x1 в подсхему.
Для этого следует выбрать «File → Create / Update → Create Symbol Files for Current File» и ввести название подсхемы (желательно осмысленное). В дальнейшем данная ячейка памяти будет доступна для построения более сложных схем как отдельный примитив (рисунок 13).

27
Рис. 12. Функциональная диаграмма ячейки памяти на 1 бит в Quartus
Рис. 13. Использование построенной схемы как примитива в Quartus
10. На основе разработанной ячейки памяти на 1 бит создайте ячейку памяти на одно многобитное слово (согласно индивидуальному варианту).
Данную ячейку необходимо скомпилировать и промоделировать ее работу, по результатам моделирования следует объяснить корректность работы схемы. Скрины схемы и диаграммы следует занести в протокол.
11. Поместите созданную ячейку RAM 1xn в подсхему.
12. На основе разработанной ячейки памяти одного многобитного сло- ва создайте ячейки памяти 2D и 3D на несколько многобитных слов требу- емой организации (согласно индивидуальному варианту). Данные ячейки

28 необходимо скомпилировать и промоделировать их работу, по результатам моделирования следует объяснить корректность работы схем. Скрины схем и диаграммы следует занести в протокол.
13. Поместите одну из созданных ячеек RAM mxn в подсхему.
14. На основе разработанной ячейки памяти RAM mxn создайте схему ячейки памяти удвоенного объема без расслоения памяти (с управлением модулями по старшему биту шины адреса). Данную ячейку необходимо скомпилировать и промоделировать ее работу, по результатам моделиро- вания следует объяснить корректность работы схемы. Скрины схемы и диаграммы следует занести в протокол.
15. На основе разработанной ячейки памяти RAM mxn создайте схему ячейки памяти удвоенного объема с расслоением памяти (с управлением модулями по младшему биту шины адреса). Данную ячейку необходимо скомпилировать и промоделировать ее работу, по результатам моделиро- вания следует объяснить корректность работы схемы. Скрины схемы и диаграммы следует занести в протокол.
3 Варианты индивидуальных заданий
1. Синтезировать схему одной элементарной ячейки ОЗУ адресного типа с прямым доступом на основе триггера с динамическим управлением в соответствии с вариантом (согласно таблице 4).
2. Синтезировать схему запоминающего устройства для одного многоразрядного слова на базе ячейки, полученной в п.1, в соответствии с вариантом (согласно таблице 4).
3. Синтезировать схемы запоминающих устройств 2D и 3D для нескольких многоразрядных слов на базе ячейки, полученной в п.2, в соответствии с вариантом (согласно таблице 4).
4. На базе одного из запоминающих устройств, полученных при

29 выполнении п.3, синтезировать схему ОЗУ вдвое большего объема (с удвоенным количеством адресуемых слов).
Реализовать 2 варианта: а) дополнительный бит адреса является старшим; б) дополнительный бит адреса является младшим (расслоение памяти).
Табл. 4. Параметры запоминающего устройства по вариантам
Номер варианта
Тип триггера
Характеристики запоминающего устройства
Число слов m
Разрядность слова n
1
RS
7 2
2
D
5 2
3
JK
4 3
4
D
8 2
5
RS
5 2
6
JK
4 3
7
RS
6 2
8
JK
7 2
9
D
6 3
4 Требования к представлению лабораторной работы
К отчетному занятию необходимо иметь работающий проект Altera
Quartus со всеми выполненными заданиями и полностью
оформленный протокол, быть готовым по требованию преподавателя продемонстрировать работу любого из устройств, входящих в состав работы, или внести в него изменения. Протокол лабораторной работы оформляется в электронном и печатном вариантах. В протокол включаются результаты лабораторной работы (согласно заданиям, приведенным выше), сопровождаемые пояснительными записями.
Протокол должен завершаться подробными выводами, в которых

30 обобщаются и анализируются результаты, полученные при выполнении лабораторной работы. Титульный лист протокола должен содержать шапку следующего формата:
АРХИТЕКТУРА ЭВМ
Кафедра ЭВМ и Систем
Лабораторная работа № 2
Исследование запоминающих устройств
Вариант 1
Фамилия студента
Иванов И.И.
Группа
ИВТ-265
Дата выполнения
Дата отчета
Оценка (баллы)
Подпись преподавателя с расшифровкой
5 Теоретические вопросы к отчету лабораторной работы
1. Понятие Z-состояния: определение и физическая реализация. Буфер с тремя состояниями: интерфейс и функции. Использование Z-состояния для мультиплексирования шин.
2. Элементарная ячейка памяти на одно однобитное слово (RAM 1x1): интерфейс, реализация на основе триггеров, функции.
3. Ячейка памяти на одно многобитное слово (RAM 1xn): интерфейс, реализация, функции.
4. Ячейка памяти нескольких многобитных слов (RAM mxn) на основе
2D организации: интерфейс, правила построения, реализация, функции.
5. Ячейка памяти нескольких многобитных слов (RAM mxn) на основе
3D организации: интерфейс, правила построения, реализация, функции.
6. Понятие расслоения памяти. Построение памяти с расслоением и без расслоения. Преимущества памяти с расслоением.
7. Иерархия запоминающих устройств. Основные характеристики за- поминающих устройств.
8. Понятие ассоциативной памяти. Кэш-память как пример ассоциа-

31 тивной памяти. Понятие тэга кэш-памяти.
9. Кэш-память: назначение и функции. Применение кэш-памяти.
Принципы временной и пространственной локальности программы. Прин- цип ускорения программы при использовании кэш-памяти.
10. Отображение основной памяти вычислительной системы (ОЗУ) на кэш-память. Способы отображения: полностью ассоциативное, прямое, множественно-ассоциативное (с несколькими множествами и с нескольки- ми каналами).
11. Стратегии записи информации в кэш. Кэш со сквозной записью и кэш с обратной записью.
12. Понятие постоянной памяти (ROM). Карта прошивки и интерфейс
ROM. Использование ROM.
13. Стековая память. Операции PUSH и POP. Построение стековой па- мяти на основе сдвиговых регистров.
14. Статическая и динамическая память: особенности, принципы по- строения, преимущества и недостатки.
6 Список литературы для подготовки
1. Харрис, Д.М. Цифровая схемотехника и архитектура компьютера [Текст] /
Д.М. Харрис, С.Л. Харрис. — 2-е изд. — Morgan Kaufman, 2013. — 1621 с. : ил.
2. Орлов, С.А. Организация ЭВМ и систем [Текст] : Учебник для вузов / С.А.
Орлов, Б.Я. Цилькер. — 2-е изд. — СПб. : Питер, 2011. — 688 с. : ил.
3. Бабич, Н.П. Компьютерная схемотехника. Методы построения и проектирова- ния [Текст] : Учебное пособие / Н.П. Бабич, И.А. Жуков. — К. : МК-Пресс, 2004. — 576 с. : ил.
4. Брайант Р. Компьютерные системы: архитектура и программирование [Текст]
/ Р. Брайант, Д. О’Халларон. — СПб. : БХВ-Петербург, 2005. — 1104 с. : ил.

32
У ч е б н о е и з д а н и е
Андрей Евгеньевич Андреев
Виталий Алексеевич Егунов
Павел Дмитриевич Кравченя
Лабораторная работа № 1 «Синтез комбинационных схем».
Лабораторная работа № 2 «Построение систем памяти»
Методические указания к лабораторным работам по дисциплине
«Архитектура ЭВМ»
Темплан заказных изданий 2016 г. Поз. №_____
Подписано в печать _______ 2016. Формат 60х84 1/16. Бумага офсетная
Гарнитура Times. Печать офсетная. Усл. печ. л. ____
Волгоградский государственный технический университет
400005, Волгоград, пр. им. В.И. Ленина 28, корп. 1
Отпечатано в типографии УИНЛ ВолгГТУ
400005, Волгоград, пр. им. В.И. Ленина 28, корп. 7