ВУЗ: Не указан
Категория: Не указан
Дисциплина: Не указана
Добавлен: 24.06.2021
Просмотров: 1848
Скачиваний: 5
56
друг друга. В нашей стране этот микропроцессорный комплект выпускался в составе серии К580, в
которую вошли следующие микросхемы:
КР580ВМ80А - однокристальный 8-разрядный микропроцессор;
КР580ВВ51А - программируемый последовательный интерфейс;
КР580ВИ53 - программируемый таймер;
КР580ВВ55А - программируемый параллельный интерфейс;
КР580ВТ57 - контроллер прямого доступа к памяти;
КР580ВН59 - контроллер прерываний;
КР580ВВ79 - интерфейс клавиатуры и дисплея;
КР580ВГ75 - контроллер ЭЛТ;
КР580ВК91А - интерфейс МП - канал общего пользования;
КР580ГФ24 - генератор тактовых сигналов и некоторые другие схемы, предназначенные в
основном для согласования работы отдельных частей микропроцессорной системы.
БИС данного микропроцессорного комплекта вследствие хороших архитектурных решений,
широкой номенклатуры и совместимости до сих пор можно встретить в некоторых цифровых
устройствах, не требующих высокого быстродействия и разрядности, а идеи, заложенные в таких
схемах, как контроллер прерываний и контроллер прямого доступа к памяти, используются в
современных наборах системной логики - чипсетах.
Очередным крупным шагом в развитии микропроцессорной техники стало появление в 1978
году 16-разрядных универсальных микропроцессоров. Здесь прежде всего следует выделить
микропроцессор I-8086,
выпускавшийся отечественной электронной промышленностью в составе семейства К1810. Эти
микропроцессоры, заложившие основы архитектуры x86, использовались при производстве
первых персональных ЭВМ.
Основными отличительными чертами в архитектуре этого микропроцессора стали:
увеличение разрядности регистров общего назначения до 16 бит;
увеличение количества регистров общего назначения до 8;
увеличение количества режимов адресации операндов;
расширение количества флагов в регистре признаков, в том числе за счет введения флагов
управления, обеспечивающих, например, возможность запрета внешних маскируемых прерываний;
появление сегментного механизма обращения к памяти, который обеспечил возможность
обращения к памяти емкостью до 1 Мбайт при использовании 16-разрядных регистров.
Появившийся вслед за этим в 1982 году микропроцессор i286 явился переходной ступенью к 32-
разрядным универсальным микропроцессорам. В процессоре i286 было реализовано два режима работы
- защищенный и реальный. В реальном режиме работы процессор был полностью совместим с
выпускавшимися ранее 16-разрядными микропроцессорами с архитектурой x86. В формировании
адреса участвовали только 20 линий, поэтому максимальная емкость адресуемой памяти в этом режиме
осталась прежней - 1 Мбайт. Взащищенном режиме процессор мог адресовать до 1 Гбайт виртуальной
памяти. Шина адреса увеличена до 24 бит, поэтому емкость адресуемой памяти составляла 16 Мбайт.
Для защиты от несанкционированного доступа к программам и данным и выполнения
привилегированных команд, которые могут кардинально изменить состояние всей системы, в
процессоре i286 была введена защита по привилегиям. С этой целью микропроцессор поддерживал 4
уровня привилегий. Для выполнения операций над числами с плавающей точкой была разработана
отдельная БИС - математический сопроцессор 80287.
В 1985 году был выпущен 32-разрядный универсальный микропроцессор i386 - первый
полноценный представитель архитектуры IA-32 (IntelArchitecture-32). Развитие этой архитектуры
продолжалось вплоть до последних моделей микропроцессора Pentium 4. Данную архитектуру отличает
ряд изменений, некоторые из которых имеют чисто количественное значение, а другие носят
принципиальный характер.
Главным внешним отличием является увеличение разрядности шины данных и шины адреса до
32 бит. Это, в свою очередь, связано с изменениями в разрядности внутренних элементов
микропроцессора.
Большие качественные изменения произошли на уровне работы микропроцессора в защищенном
режиме, который был существенно развит по сравнению с i286. Отметим основные черты этого режима.
57
1.
Принципиально меняется механизм формирования физического адреса. Прежде всего,
изменяется механизм использования сегментированной памяти. Сегменты в защищенном режиме могут
иметь произвольную длину и располагаться в памяти начиная с произвольного адреса. Каждый сегмент
снабжается рядом атрибутов (базовый адрес, длина сегмента, его тип, уровень защиты и т. п.), которые
хранятся в специальной структуре, называемой дескриптором сегмента, и используются блоком
управления памятью микропроцессора при формировании физических адресов операндов и команд.
Появляется возможность использования страничного механизма организации памяти. Страница - это
раздел памяти, который, в отличие от сегмента, имеет фиксированную длину. Страничная
организация памяти служит основой виртуальной памяти и обеспечивает более эффективное, по
сравнению с сегментной, использование памяти.
2.
Организуется аппаратная поддержка мультипрограммного режима работы, при котором в
памяти одновременно содержатся программы и данные для выполнения нескольких задач. Каждой
задаче предоставляется свой <виртуальный процессор>. В каждый момент времени реальный процессор
предоставляется одному из виртуальных процессоров, выполняющему свою задачу.
3.
С
целью
обеспечения
защиты
информации
и
упрощения
организации
мультипрограммного режима работы микропроцессор снабжается специальными механизмами,
определяющими, какие операции и обращения к памяти разрешается производить процессору при
выполнении текущей задачи.
За время, прошедшее после появления первого 32-разрядного микропроцессора, только фирмой
Intel было выпущено несколько десятков модификаций 32-разрядных МП. Изменения в некоторых
моделях носили принципиальный характер, а ряд моделей содержали в основном лишь количественные
изменения отдельных параметров (частота, емкость кэш-памяти и т. п.). Основные этапы развития этой
архитектуры, которые, носят принципиальный характер, представлены в табл. 1.1.
Таблица 1.1. Этапы развития архитектуры IA-32
Модель
Год
начал
а
выпус
ка
Числотранзист
оров
на
кристале
Максималь
ная
тактовая
частота,
МГц
Схема
обработ
ки
данных
Налич
ие
кэш-
памят
и
на
криста
ле
Регистры
Колличес
тво
команд в
системе
команд
Колличество
конвейеров/ступ
еней конвейера
i386
1985
275 тыс.
40
SISD,
ФТ
нет
32
разрядные
с ФТ***
220
-
i486
1989
1,2 млн.
100
SISD,
ФТ, ПТ
да
--- // ---
+80-
разрядные
с ПТ***
--- // ---
---
Pentium
1993
3,1 млн.
200
--- // --- --- // --
-
--- // ---
--- // ---
2/5
PentiumM
MX
1997
4,5 млн.
233
--- // ---
+SIMD,
ФПБ
--- // --
-
--- // ---
+ 57
4/14
PentiumIII 1999
9,5 млн. (28,1
млн.) *
1400
--- // ---
+SIMD,
П3
--- // --
-
+кэш
L2
--- // ---
+128-
разрядные
SSE
+70
5/11
Pentium4
2000
42 млн.
3800
--- // --- --- // --
-
--- // ---
+144
9/31
К основным нововведениям микропроцессора i486, выпущенного в 1989 году, относятся два,
которые связаны с расширившимися технологическими возможностями. Это размещение
непосредственно на кристалле БИС двух важных блоков, которые раньше выполнялись в виде
58
отдельных микросхем: кэш-памяти и блока процессора обработки чисел с плавающей точкой ( floating
point unit - FPU ). Кэш-память имела объем 8
Кбайт и предназначалась для хранения программ и данных. FPU имел внутренний файл из
восьми 80-разрядных регистров, свой регистр состояния и управления.
Главной отличительной чертой нового продукта в линейке 32-разрядных микропроцессоров -
МП Pentium - явилась возможность конвейерной обработки информации. Хотя некоторые авторы
считают, что конвейер появился уже в i486, это не является общепринятым мнением.
Высокая скорость выполнения команд в МП Pentium достигалась благодаря двум 5-ступенчатым
конвейерам, позволявшим одновременно исполнять несколько инструкций. Обмен информацией с
памятью через кэш данных осуществлялся независимо от процессорного ядра, а буфер инструкций был
связан с ним через высокоскоростную 256-разрядную внутреннюю шину. Несмотря на то что новый
кристалл был спроектирован как 32-разрядный, для связи с остальными компонентами системы
использовалась внешняя 64-разрядная шина данных. Появление конвейера обусловило необходимость
введения еще одного блока - схемы предсказания переходов. Эффективная работа данной схемы
чрезвычайно важна для повышения производительности микропроцессора. Все последующие
модификации микропроцессоров непременно связаны с улучшением ее работы.
Основным нововведением разработанного в 1997 году микропроцессора Pentium MMX стал
блок, обеспечивавший новую схему обработки целочисленной информации - SIMD (Single Instruction -
Multiple Data: одна команда - множество данных). До этого обработка велась по классической
схеме SISD: каждая команда выполняла действия над своей парой операндов. Введение SIMD-операций
позволило обрабатывать одновременно несколько операндов с использованием одной команды, что
дало возможность существенно поднять производительность микропроцессора на тех задачах, где над
большими массивами однородной информации выполнялись одинаковые операции, например, в
мультимедийных приложениях. Появление таких возможностей потребовало введения в систему
команд 57 новых инструкций, но регистровая структура микропроцессора не изменилась.
Микропроцессор Pentium III, появившийся в 1999 году, позволил обрабатывать по
схеме SIMD не только целочисленные операнды, но и числа с плавающей точкой. Для этого система
команд была расширена на 70 инструкций, а в структуре микропроцессора появился специальный
блок SSE, содержащий, в частности, отдельный регистровый файл из восьми 128-разрядных регистров.
Еще одной новинкой, использованной в Pentium III, было размещение на кристалле кэш-памяти второго
уровня (начиная с ядра Coppermine), работающей на частоте ядра. Но это носило скорее
количественный характер и не внесло существенных изменений в архитектуру.
Микропроцессор Pentium 4 завершает линейку 32-разрядных микропроцессоров. Основным
вкладом этого микропроцессора в развитие архитектуры IA-32 стало еще большее увеличение глубины
конвейера - до 31 стадии, что позволило сильно нарастить частоту процессора. Количество конвейеров
возросло до 9. Кроме поддержки ставших традиционными инструкций MMX и SSE, в Pentium 4
добавили еще 144 команды SSE2, затем и SSE3, ориентированные в первую очередь на работу с
потоковыми данными.
В 2001 году фирмой Intel был выпущен микропроцессор Itanium, положивший начало новой 64-
разрядной архитектуре - IA-64, которая сменила архитектуру 32-разрядных микропроцессоров IA-32,
господствовавшую на протяжении более 15 лет.
Данное учебное пособие в части универсальных микропроцессоров будет базироваться в
основном на рассмотрении базовой архитектуры 32- разрядного микропроцессора, которая сложилась в
микропроцессоре i486. Основные моменты, касающиеся развития этой архитектуры (конвейерная
организация работы, обработка информации по схеме SIMD и т. д.), будут рассмотрены отдельно.
Также отдельно будут рассмотрены современные направления развития архитектуры универсальных
микропроцессоров и, в качестве примера, архитектура 80-ядерного микропроцессора фирмы Intel и
микропроцессора Itanium.
Структура 32-разрядного универсального микропроцессора
Рассмотрение архитектуры IA-32 начнем с микропроцессора i486. В нем впервые появились те
блоки, которых не было на кристалле первого 32-разрядного микропроцессора i386, - кэш-память и
процессор обработки чисел с плавающей точкой. Именно его архитектуру можно рассматривать как
базовую для IA-32. Структура микропроцессора i486 представлена на рис. 1.3.
Рассмотрим состав и назначение основных блоков этого микропроцессора.
59
Процессор обработки чисел с фиксированной точкой содержит 32-разрядное АЛУ и
блок регистров общего назначения. АЛУпредназначено для обработки двоичных чисел длиной 1, 2 или
4 байта без знака или со знаком, а также двоично-десятичных чисел, не превышающих 99. Двоичные
числа со знаком представляются в дополнительном коде. Блок регистров общего назначения содержит
восемь 32-разрядных регистров, часть из которых допускает 16- и 8-разрядное обращение.
Рис. 6.3. Структура универсального микропроцессора
Процессор обработки чисел с плавающей точкой состоит из 80-разрядного АЛУ, блока из восьми
80-разрядных регистров общего назначения, а также управляющих регистров. Главным образом он
предназначен для обработки чисел с плавающей точкой, но также используется для обработки целых
чисел со знаком длиной 8 байт и двоично-десятичных чисел величиной от 100 до 99…9 (18 цифр). На
первых этапах развития SIMD-обработки регистры FPU использовались для хранения операндов,
представленных в новых форматах.
Блок управления памятью (Memory Management Unit - MMU) состоит из двух основных блоков в
соответствии с организацией памяти.
В общем случае память в микропроцессоре делится на сегменты, которые, в свою очередь,
делятся на страницы. В соответствии с этим,MMU содержит блок сегментации (или блок сегментного
преобразования адреса) и блок страничного преобразования, в состав которого входит так
называемый буфер ассоциативной трансляции адресов стра- ниц (TLB).
Кэш-память представляет собой промежуточную ступень между оперативной памятью и
регистрами микропроцессора и предназначена для хранения наиболее часто используемой информации.
В состав блока управления входят:
собственно устройство управления, то есть та классическая схема, которая под действием
кода команды вырабатывает набор управляющих сигналов, поступающих на разные узлы как самого
микропроцессора, так и на блок интерфейса внешней шины;
управление защитой памяти: обеспечивает аппаратную защиту программ и данных при
управлении памятью и по привилегиям;
блок управления предвыборкой команд: реализует опережающее заполнение буфера
команд, представляющего собой некоторуюбуферную память. Буфер команд имеет емкость 32 байта и
заполняется командами из следующих ячеек памяти команд по мере своего освобождения. Этим
обеспечивается ускорение обработки микропроцессором следующей команды. Данный блок
подвергался, пожалуй, наиболее существенным переработкам по мере развития архитектуры IA-32 -
причина в широком последующем использовании конвейерной организации работы МП и связанной с
этим необходимости постоянного совершенствования блока предсказания адреса следующей команды.
Блок интерфейса внешней шины осуществляет электрическое согласование параметров
внутренней магистрали с сигналами внешнихмагистралей, формирование необходимых сигналов на
60
внешнюю магистраль и прием сигналов извне. Внешняя магистральмикропроцессора состоит из шины
адреса, шины данных и сигналов управления:
шина данных имеет ширину 32 разряда;
32-разрядный адрес передается по 34-разрядной шине А31...А2+(B3,B2,B1,B0). Чтобы с
минимальными потерями согласовывать 32-разрядную шину данных с передачей данных меньшей
разрядности, младшие разряды адреса (А1 и А0) передаются в дешифрированном виде (B3, B2, B1, B0).
Они показывают, какие байты из 32-разрядной шины данных в данный момент реально востребованы: 1
байт, 2 младших байта, 2 старших байта либо все 32 разряда данных;
шина управления - 32-разрядная. По ней передаются сигналы записи и чтения
содержимого оперативной памяти и внешних устройств, сигналы запросов прерываний, прямого
доступа к памяти и т. д.
Особый интерес представляют три режима работы микропроцессора: реальный, защищенный и
режим виртуального МП i8086. В реальном режиме обеспечивается совместимость на уровне
объектных кодов с микропроцессором i8086 и микропроцессором i286, работающем в реальном
режиме. В этом режиме архитектура 32-разрядного микропроцессора почти полностью идентична
архитектуре 16-разрядного МП. Для программиста же он вообще представляется как МП i8086,
выполняющий написанные программы с большей скоростью и обладающий расширенной системой
команд и регистрами. Благодаря этим качествам фирма Intel сохранила прежних клиентов, которые
хотели модернизировать свои системы, не отказываясь от имевшегося задела в области программного
обеспечения, и привлекла тех, кому изначально требовалась высокая скорость обработки информации.
Одно из основных ограничений реального режима было связано с предельной емкостью
адресуемой памяти, равной 1 Мбайт. От него свободен защищенный режим, позволяющий
воспользоваться всеми преимуществами архитектуры нового МП. Размер адресного пространства в
этом случае увеличивается до 4 Гбайт, а общий объем поддерживаемого адресного пространства - до 64
терабайт (1 Тбайт = 240 байт). МП, работающие в защищенном режиме, обладают более высоким
быстродействием и возможностями организации истинной многозадачности.
Наконец, режим виртуального МП открывает возможность одновременного исполнения
программ, написанных для МП i8086, i286 и i386.
Поскольку емкость памяти, адресуемой микропроцессором, не ограничена значением 1 Мбайт,
этот режим позволяет формировать несколько виртуальных сред i8086.
Краткие итоги. В лекции даны определения микропроцессора и микропроцессорной системы,
архитектуры микропроцессора. Приведена классификация микропроцессоров по их архитектуре,
представлены параметры, которые характеризуют микропроцессоры каждого класса как
вычислительное устройство и как электронное изделие. Рассмотрены этапы развития архитектуры
универсальных микропроцессоров на примере МП БИС фирмы Intel, занимающей доминирующее
положение в этом секторе рынка. Описаны структура и основные блоки микропроцессора i486,
являющегося базовым микропроцессором для этой архитектуры.