Файл: 1-337.pdf

Основная память 211

В момент прихода синхроимпульса вся входная информация запоминается во внут-
ренних регистрах — по его переднему фронту, и начинается цикл чтения. Через
некоторое время, но в пределах того же цикла данные появляются на внешней шине,
причем момент этот определяется только моментом прихода синхронизирующего

импульса и скоростью внутренних цепей микросхемы.

Конвейерный режим

Конвейерный режим

 (pipelined mode) — это такой метод доступа к данным, при

котором можно продолжать операцию чтения по предыдущему адресу в процессе

запроса по следующему.

При чтении из памяти время, требуемое для извлечения данных из ячейки, мож-

но условно разбить на два интервала. Первый из них — непосредственно доступ

к массиву запоминающих элементов и извлечение данных из ячейки. Второй —

передача данных на выход (при этом происходит детектирование состояния ячейки,
усиление сигнала и другие операции, необходимые для считывания информации).
В отличие от последовательного режима, где следующий цикл чтения начинается

только по окончании предыдущего, в конвейерном режиме процесс разбивается
на два этапа. Пока данные из предыдущего цикла чтения передаются на внешнюю
шину, происходит запрос на следующую операцию чтения. Таким образом, два
цикла чтения перекрываются во времени. Из-за усложнения схемы передачи дан-
ных на внешнюю шину время считывания увеличивается на один такт, и данные
поступают на выход только в следующем такте, но такое запаздывание наблюдается

лишь при первом чтении в последовательности операций считывания из памяти.
Все последующие данные поступают на выход друг за другом, хотя и с запаздыва-

нием на один такт относительно запроса на чтение. Так как циклы чтения пе-

рекрываются, микросхемы с конвейерным режимом могут использоваться при ча-

стотах шины, вдвое превышающих допустимую для ИМС с последовательным

режимом чтения.

Регистровый режим

Регистровый режим

 (Register to Latch) используется относительно редко и отли-

чается наличием регистра на выходе микросхемы. Адрес и управляющие сигналы

выдаются на шину до поступления синхронизирующего импульса. С приходом

положительного фронта синхроимпульса адрес записывается во внутренний ре-

гистр микросхемы, и начинается цикл чтения. Считанные данные заносятся в про-

межуточный выходной регистр и хранятся там до появления отрицательного фрон-

та (спада) синхроимпульса, а с его поступлением передаются на шину. Метод

однозначно определяет момент появления данных на выходе ИМС, причем изме-

няя ширину импульса синхронизации можно менять время появления данных на

шине. Данное свойство часто оказывается весьма полезным при проектировании

специализированных ВМ. По быстродействию микросхемы с регистровым режи-
мом идентичны ИМС с последовательным режимом.

Страничный режим

В основе идеи лежит тот факт, что при доступе к ячейкам со смежными адресами

(согласно принципу локальности такая ситуация наиболее вероятна), причем

212 Глава 5. Память

к таким, где все ЗЭ расположены в одной строке матрицы, доступ ко второй и по-
следующим ячейкам можно производить существенно быстрее. Действительно,
если адрес строки при очередном обращении остался прежним, то все временные

затраты, связанные с повторным занесением адреса строки в регистр ИМС, де-
шифровкой, зарядом паразитной емкости горизонтальной линии и т. п., можно ис-
ключить. Для доступа к очередной ячейке достаточно подавать на ИМС лишь ад-
рес нового столбца, сопровождая его сигналом CAS. Отметим, что обращение
к первой ячейке в последовательности производится стандартным образом — по-
очередным заданием адреса строки и адреса столбца, то есть здесь время доступа

уменьшить практически невозможно. Рассмотренный режим называется

 режимом

страничного доступа

 или просто

 страничным режимом

 (Page Mode). Под страни-

цей понимается строка матрицы ЗЭ. Микросхемы, где реализуется страничный
режим и его модификации, принято характеризовать формулой

 х-у-у-у.

 Первое

число

 x

 представляет количество тактов системной шины, необходимое для досту-

па к первой ячейке последовательности, а

 у

 — к каждой из последующих ячеек.

Так, выражение 7-3-3-3 означает, что для обработки первого слова необходимо
7 тактовых периодов системной шины (в течение шести из которых шина проста-
ивает в ожидании), а для обработки последующих слов — по три периода, из кото-
рых два системная шина также простаивает.

Режим быстрого страничного доступа

Режим быстрого страничного доступа

 (FPM — Fast Page Mode) представляет со-

бой модификацию стандартного страничного режима. Основное отличие заклю-
чается в способе занесения новой информации в регистр адреса столбца. Полный
адрес (строки и столбца) передается только при первом обращении к строке. Ак-
тивизация буферного регистра адреса столбца производится не по сигналу CAS,
а по заднему фронту сигнала RAS. Сигнал RAS остается активным на протяжении
всего страничного цикла и позволяет заносить в регистр адреса столбца новую
информацию не по спадающему фронту CAS, а как только адрес на входе ИМС
стабилизируется, то есть практически по переднему фронту сигнала CAS. В целом

же потери времени сокращаются на два такта, которые ранее требовались для пе-
редачи адреса каждой строки и сигнала RAS. Реальный выигрыш, однако, наблю-

дается лишь при передаче блоков данных, хранящихся в одной и той же строке

микросхемы. Если же программа часто обращается к разным областям памя-
ти, переходя с одной строки ИМС на другую, преимущества метода теряются.
Режим нашел широкое применение в микросхемах ОЗУ, особенно динамичес-
кого типа.

Пакетный режим

Пакетный режим

 (Burst Mode) — режим, при котором на запрос по конкретному

адресу память возвращает пакет данных, хранящихся не только по этому адресу,
но и по нескольким последующим адресам.

Разрядность ячейки памяти современных ВМ обычно равна одному байту, в то

время как ширина шины данных, как правило, составляет четыре байта. Следова-
тельно, одно обращение к памяти требует последовательного доступа к четырем смеж-

Основная память 213

ным ячейкам — пакету

1

. С учетом этого обстоятельства в ИМС памяти часто использу-

ется модификация страничного режима, носящая название

 группового

 или

 пакетного

режима.

 При его реализации адрес столбца заносится в ИМС только для первой ячей-

ки пакета, а переход к очередному столбцу производится уже внутри микросхемы.

Это позволяет для каждого пакета исключить три из четырех операций занесения

в ИМС адреса столбца и тем самым еще более сократить среднее время доступа.

Режим удвоенной скорости

Важным этапом в дальнейшем развитии технологии микросхем памяти стал ре-

жим DDR (Double Data Rate) — удвоенная скорость передачи данных. Сущность
метода заключается в передаче данных по обоим фронтам импульса синхрониза-
ции, то есть дважды за период. Таким образом, пропускная способность увеличи-
вается в те же два раза.

Помимо упомянутых используются и другие приемы повышения быстродей-

ствия ИМС памяти, такие как включение в состав микросхемы вспомогательной
кэш-памяти и независимые тракты данных, позволяющие одновременно произво-

дить обмен с шиной данных и обращение к матрице ЗЭ и т. д.

Синхронные и асинхронные

запоминающие устройства

В качестве первого критерия, по которому можно классифицировать запоминаю-
щие устройства основной памяти, рассмотрим способ синхронизации. С этих по-

зиций известные типы ЗУ подразделяются на синхронные и асинхронные.

В микросхемах, где реализован

 синхронный принцип,

 процессы чтения и запи-

си (если это ОЗУ) выполняются одновременно с тактовыми сигналами контрол-

лера памяти.

Асинхронный принцип

 предполагает, что момент начала очередного действия

определяется только моментом завершения предшествующей операции. Перено-
ся этот принцип на систему памяти, необходимо принимать во внимание, что кон-
троллер памяти всегда работает синхронно. В

 асинхронных ЗУ

 цикл чтения начи-

нается только при поступлении запроса от контроллера памяти, и если память не
успевает выдать данные в текущем такте, контроллер может считать их только в сле-

дующем такте, поскольку очередной шаг контроллера начинается с приходом оче-

редного тактового импульса. В последнее время асинхронная схема активно вы-
тесняется синхронной.

Оперативные запоминающие устройства

Большинство из применяемых в настоящее время типов микросхем оперативной
памяти не в состоянии сохранять данные без внешнего источника энергии, то есть

являются энергозависимыми (volatile memory). Широкое распространение таких
устройств связано с рядом их достоинств по сравнению с энергонезависимыми

Строго говоря, количество ячеек, считываемое за один раз без дополнительного указания адреса и на-

зываемое длиной пакета (burst length), в большинстве случаев может программироваться. Помимо
упомянутых четырех это могут быть 1, 2 или 8 ячеек подряд.

2 1 4 Глава 5. Память

типами ОЗУ (non-volatile memory): большей емкостью, низким энергопотребле-
нием, более высоким быстродействием и невысокой себестоимостью хранения еди-
ницы информации.

Энергозависимые ОЗУ можно подразделить на две основные подгруппы: ди-

намическую память (DRAM — Dynamic Random, Access Memory) и статическую
память (SRAM — Static Random Access Memory).

Статическая и динамическая оперативная память

В

 статических ОЗУ

 запоминающий элемент может хранить записанную инфор-

мацию неограниченно долго (при наличии питающего напряжения). Запоминаю-
щий элемент

 динамического ОЗУ

 способен хранить информацию только в течение

достаточно короткого промежутка времени, после которого информацию нужно

восстанавливать заново, иначе она будет потеряна. Динамические ЗУ, как и стати-
ческие, энергозависимы.

Роль запоминающего элемента в статическом ОЗУ исполняет триггер. Такой

триггер представляет собой схему с двумя устойчивыми состояниями, обычно со-
стоящую из четырех или шести транзисторов (рис. 5.7). Схема с четырьмя транзи-
сторами обеспечивает большую емкость микросхемы, а следовательно, меньшую
стоимость, однако у такой схемы большой ток утечки, когда информация просто
хранится. Также триггер на четырех транзисторах более чувствителен к воздей-

ствию внешних источников излучения, которые могут стать причиной потери ин-
формации. Наличие двух дополнительных транзисторов позволяет в какой-то мере
компенсировать упомянутые недостатки схемы на четырех транзисторах, но, глав-
ное — увеличить быстродействие памяти.

Рис. 5.7. Запоминающий элемент статического ОЗУ

Запоминающий элемент динамической памяти значительно проще. Он состо-

ит из одного конденсатора и запирающего транзистора (рис. 5.8).

Рис. 5.8. Запоминающий элемент динамического ОЗУ

Основная память 215

Наличие или отсутствие заряда в конденсаторе интерпретируется как 1 или О

соответственно. Простота схемы позволяет достичь высокой плотности размеще-
ния ЗЭ и, в итоге, снизить стоимость. Главный недостаток подобной технологии
связан с тем, что накапливаемый на конденсаторе заряд со временем теряется. Даже

при хорошем диэлектрике с электрическим сопротивлением в несколько тераом

(10

12

 Ом), используемом при изготовлении элементарных конденсаторов ЗЭ, за-

ряд теряется достаточно быстро. Размеры у такого конденсатора микроскопичес-
кие, а емкость имеет порядок 10

-15

 Ф. При такой емкости на одном конденсаторе

накапливается всего около 40 000 электронов. Среднее время утечки заряда ЗЭ

динамической памяти составляет сотни или даже десятки миллисекунд, поэтому
заряд необходимо успеть восстановить в течение данного отрезка времени, иначе
хранящаяся информация будет утеряна. Периодическое восстановление заряда ЗЭ

называется

 регенерацией

 и осуществляется каждые 2-8 мс.

В различных типах ИМС динамической памяти нашли применение три основ-

ных метода регенерации:
• одним сигналом RAS (RОR — RAS Only Refresh);
• сигналом CAS, предваряющим сигнал RAS(CBR — CAS Before RAS);
• автоматическая регенерация (SR — Self Refresh).

Регенерация одним RAS использовалась еще в первых микросхемах DRAM.

На шину адреса выдается адрес регенерируемой строки, сопровождаемый сигна-

лом RAS. При этом выбирается строка ячеек и хранящиеся там данные поступают
на внутренние цепи микросхемы, после чего записываются обратно. Так как сиг-
нал CAS не появляется, цикл чтения/записи не начинается. В следующий раз на
шину адреса подается адрес следующей строки и т. д., пока не восстановятся все

ячейки, после чего цикл повторяется. К недостаткам метода можно отнести заня-
тость шины адреса в момент регенерации, когда доступ к другим устройствам ВМ
блокирован.

Особенность метода CBR в том, что если в обычном цикле чтения/записи сиг-

нал RAS всегда предшествует сигналу CAS, то при появлении сигнала CAS пер-
вым начинается специальный цикл регенерации. В этом случае адрес строки не
передается, а микросхема использует свой внутренний счетчик, содержимое кото-

рого увеличивается на единицу при каждом очередном CBR-цикле. Режим позво-
ляет регенерировать память, не занимая шину адреса, то есть более эффективен.

Автоматическая регенерация памяти связана с энергосбережением, когда сис-

тема переходит в режим «сна» и тактовый генератор перестает работать. При от-
сутствии внешних сигналов RAS и СAS обновление содержимого памяти методами

RОR или CBR невозможно, и микросхема производит регенерацию самостоятель-
но, запуская собственный генератор, который тактирует внутренние цепи регене-

рации.

Область применения статической и динамической памяти определяется ско-

ростью и стоимостью. Главным преимуществом SRAM является более высокое
быстродействие (примерно на порядок выше, чем у DRAM). Быстрая синхронная
SRAM может работать со временем доступа к информации, равным времени одного
тактового импульса процессора. Однако из-за малой емкости микросхем и высо-