Файл: 1-337.pdf

Основная память  2 2 1

реведен в неактивное состояние (рис. 5.11, в). Иными словами, временные пара-
метры улучшаются за счет исключения циклов ожидания момента стабилизации

данных на выходе микросхемы.

Схема чтения у EDO DRAM уже 5-2-2-2, что на 20% быстрее, чем у FPM. Вре-

мя доступа составляет порядка 30-40 нс. Следует отметить, что максимальная ча-
стота системной шины для микросхем EDO DRAM не должна была превышать
66 МГц.

Микросхемы BEDO DRAM.

 Технология EDO была усовершенствована компа-

нией VIA Technologies. Новая модификация EDO известна как BEDO (Burst
EDO — пакетная EDO). Новизна метода в том, что при первом обращении считы-
вается вся строка микросхемы, в которую входят последовательные слова пакета.
За последовательной пересылкой слов (переключением столбцов) автоматически

следит внутренний счетчик микросхемы. Это исключает необходимость выдавать
адреса для всех ячеек пакета, но требует поддержки со стороны внешней логики.

Способ позволяет сократить время считывания второго и последующих слов еще

на один такт (рис. 5.11, г), благодаря чему формула приобретает вид 5-1-1-1.

5 . 1 1 . Временные диаграммы различных типов асинхронной динамической памяти

при длине пакета в четыре слова: а — традиционная DRAM; б — FPM FRAM;

в — EDO DRAM; г — BEDO DRAM

2 2 2 Глава 5. Память

Микросхемы EDRAM.

 Более быстрая версия DRAM была разработана подраз-

делением фирмы Ramtron — компанией Enhanced Memory Systems. Технология
реализована в вариантах FPM, EDO и BEDO. У микросхемы более быстрое ядро

и внутренняя кэш-память. Наличие последней — главная особенность технологии.

В роли кэш-памяти выступает статическая память (SRAM) емкостью 2048 бит.

Ядро EDRAM имеет 2048 столбцов, каждый из которых соединен с внутренней
кэш-памятью. При обращении к какой-либо ячейке одновременно считывается
целая строка (2048 бит). Считанная строка заносится в SRAM, причем перенос
информации в кэш-память практически не сказывается на быстродействии, по-
скольку происходит за один такт. При дальнейших обращениях к ячейкам, отно-
сящимся к той же строке, данные берутся из более быстрой кэш-памяти. Следую-
щее обращение  ядру происходит при доступе к ячейке, не расположенной в строке,
хранимой в кэш-памяти микросхемы.

Технология наиболее эффективна при последовательном чтении, то есть когда

среднее время доступа для микросхемы приближается к значениям, характерным
для статической памяти (порядка 10 нc). Главная сложность состоит в несовмес-
тимости с контроллерами, используемыми при работе с другими видами DRAM.

Синхронные динамические ОЗУ.

 В синхронных DRAM обмен информацией син-

хронизируется внешними тактовыми сигналами и происходит в строго определен-
ные моменты времени, что позволяет взять все от пропускной способности шины

«процессор-память» и избежать циклов ожидания. Адресная и управляющая ин-

формация фиксируются в ИМС памяти. После чего ответная реакция микросхе-
мы произойдет через четко определенное число тактовых импульсов, и это время
процессор может использовать для других действий, не связанных с обращением
к памяти. В случае синхронной динамической памяти вместо продолжительности
цикла доступа говорят о минимально допустимом периоде тактовой частоты, и речь
уже идет о времени порядка 8-10 нc.

Микросхемы SDRAM.

 Аббревиатура SDRAM (Synchronous DRAM — синхрон-

ная DRAM) используется для обозначения микросхем «обычных» синхронных

динамических ОЗУ. Кардинальные отличия SDRAM от рассмотренных выше асин-
хронных динамических ОЗУ можно свести к четырем положениям:

• синхронный метод передачи данных на шину;
• конвейерный механизм пересылки пакета;

• применение нескольких (двух или четырех) внутренних банков памяти;

• передача части функций контроллера памяти логике самой микросхемы.

Синхронность памяти позволяет контроллеру памяти «знать» моменты готов-

ности данных, за счет чего снижаются издержки циклов ожидания и поиска дан-
ных. Так как данные появляются на выходе ИМС одновременно с тактовыми им-
пульсами, упрощается взаимодействие памяти с другими устройствами ВМ.

В отличие от BEDO конвейер позволяет передавать данные пакета по тактам,

благодаря чему ОЗУ может работать бесперебойно на более высоких частотах, чем
асинхронные ОЗУ. Преимущества конвейера особенно возрастают при передаче

длинных пакетов, но не превышающих длину строки микросхемы.

Значительный эффект дает разбиение всей совокупности ячеек на независи-

мые внутренние массивы (банки). Это позволяет совмещать доступ к ячейке одного

Основная память  2 2 3

банка с подготовкой к следующей операции в остальных банках (перезарядкой
управляющих цепей и восстановлением информации). Возможность держать
открытыми одновременно несколько строк памяти (из разных банков) также спо-
собствует повышению быстродействия памяти. При поочередном доступе к бан-
кам частота обращения к каждому из них в отдельности уменьшается пропор-
ционально числу банков и SDRAM может работать на более высоких частотах.
Благодаря встроенному счетчику адресов SDRAM, как и BEDO DRAM, позволя-
ет производить чтение и запись в пакетном режиме, причем в SDRAM длина паке-
та варьируется и в пакетном режиме есть возможность чтения целой строки памя-

ти. ИМС может быть охарактеризована формулой 5-1-1-1. Несмотря на то, что
формула для этого типа динамической памяти такая же, что и у BEDО, способ-
ность работать на более высоких частотах приводит к тому, что SDRAM с двумя
банками при тактовой частоте шины 100 МГц по производительности может по-
чти вдвое превосходить память типа BEDO.

Микросхемы DDR SDRAM.

 Важным этапом в дальнейшем развитии техноло-

гии SDRAM стала DDR SDRAM (Double Data Rate SDRAM - SDRAM с удвоен-
ной скоростью передачи данных). В отличие от SDRAM новая модификация вы-

дает данные в пакетном режиме по обоим фронтам импульса синхронизации, за
счет чего пропускная способность возрастает вдвое. Существует несколько специ-
фикаций DDR SDRAM, в зависимости от тактовой частоты системной шины:
DDR266, DDR333, DDR400, DDR533. Так, пиковая пропускная способность мик-
росхемы памяти спецификации DDR333 составляет 2,7 Гбайт/с, а для DDR400 —
3,2 Гбайт/с. DDR SDRAM в настоящее время является наиболее распространен-
ным типом динамической памяти персональных ВМ.

Микросхемы RDRAM, DRDRAM.

 Наиболее очевидные способы повышения

эффективности работы процессора с памятью — увеличение тактовой частоты

шины либо ширины выборки (количества одновременно пересылаемых разрядов).
К сожалению, попытки совмещения обоих вариантов наталкиваются на существен-
ные технические трудности (с повышением частоты усугубляются проблемы элек-

тромагнитной совместимости, труднее становится обеспечить одновременность

поступления потребителю всех параллельно пересылаемых битов информации).
В большинстве синхронных DRAM (SDRAM, DDR) применяется широкая вы-

борка (64 бита) при ограниченной частоте шины.

Принципиально отличный подход к построению DRAM был предложен ком-

панией Rambus в 1997 году. В нем упор сделан на повышение тактовой частоты до
400 МГц при одновременном уменьшении ширины выборки до 16 бит. Новая па-
мять известна как RDRAM (Rambus Direct RAM). Существует несколько разно-
видностей этой технологии: Base, Concurrent и Direct. Во всех тактирование ведется
по обоим фронтам синхросигналов (как в DDR), благодаря чему результирующая

частота составляет соответственно 500-600, 600-700 и 800 МГц. Два первых ва-
рианта практически идентичны, а вот изменения в технологии Direct Rambus
(DRDRAM) весьма значительны.

Сначала остановимся на принципиальных моментах технологии RDRAM, ори-

ентируясь в основном на более современный вариант — DRDRAM. Главным от-
личием от других типов DRAM является оригинальная система обмена данными
между ядром и контроллером памяти, в основе которой лежит так называемый

2 2 4 Глава 5. Память

«канал Rambus», применяющий асинхронный блочно-ориентированный протокол.
На логическом уровне информация между контроллером и памятью передается

пакетами.

Различают три вида пакетов: пакеты данных, пакеты строк и пакеты столбцов.

Пакеты строк и столбцов служат для передачи от контроллера памяти команд уп-

равления соответственно линиями строк и столбцов массива запоминающих эле-
ментов. Эти команды заменяют обычную систему управления микросхемой с по-
мощью сигналов RAS, CAS, WE и CS.

Массив ЗЭ разбит на банки. Их число в кристалле емкостью 64 Мбит составля-

ет 8 независимых или 16 сдвоенных банков. В сдвоенных банках пара банков ис-
пользует общие усилители чтения/записи. Внутреннее ядро микросхемы имеет

128-разрядную шину данных, что позволяет по каждому адресу столбца переда-

вать 16 байт. При записи можно использовать маску, в которой каждый бит соот-
ветствует одному байту пакета. С помощью маски можно указать, сколько байтов
пакета и какие именно должны быть записаны в память.

Линии данных, строк и столбцов в канале полностью независимы, поэтому ко-

манды строк, команды столбцов и данные могут передаваться одновременно, при-

чем для разных банков микросхемы. Пакеты столбцов включают в себя по два поля

и передаются по пяти линиям. Первое поле задает основную операцию записи или

чтения. Во втором поле находится либо указание на использование маски записи

(собственно маска передается по линиям данных), либо расширенный код опера-
ции, определяющий вариант для основной операции. Пакеты строк подразделя-
ются на пакеты активации, отмены, регенерации и команды переключения режи-

мов энергопотребления. Для передачи пакетов строк выделены три линии.

Операция записи может следовать сразу за чтением — нужна лишь задержка на

время прохождения сигнала по каналу (от 2,5 до 30 нс в зависимости от длины
канала). Чтобы выровнять задержки в передаче отдельных битов передаваемого
кода, проводники на плате должны располагаться строго параллельно, иметь оди-
наковую длину, (длина линий не должна превышать 12 см) и отвечать строгим тре-

бованиям, определенным разработчиком.

Каждая запись в канале может быть конвейеризирована, причем время задерж-

ки первого пакета данных составляет 50 нс, а остальные операции чтения/записи

осуществляются непрерывно (задержка вносится только при смене операции с за-
писи на чтение, и наоборот).

В имеющихся публикациях упоминается работа Intel и Rambus над новой вер-

сией RDRAM, названной nDRAM, которая будет поддерживать передачу данных
с частотами до 1600 МГц.

Микросхемы SLDRAM.

 Потенциальным конкурентом RDRAM на роль стандарта

архитектуры памяти для будущих персональных ВМ выступает новый вид ди-
намического ОЗУ, разработанный консорциумом производителей ВМ SyncLink

Consortium и известный под аббревиатурой SLDRAM. В отличие от RDRAM, тех-

нология которой является собственностью компаний Rambus и Intel, данный стан-

дарт — открытый. На системном уровне технологии очень похожи. Данные и ко-

манды от контроллера к памяти и обратно в SLDRAM передаются пакетами по 4

или 8 посылок. Команды, адрес и управляющие сигналы посылаются по однонап-
равленной 10-разрядной командной шине. Считываемые и записываемые данные

Основная память  2 2 5

передаются по двунаправленной 18-разрядной шине данных. Обе шины работают
на одинаковой частоте. Пока что еще эта частота равна 200 МГц, что, благодаря
технике DDR, эквивалентно 400 МГц. Следующие поколения SLDRAM должны
работать на частотах 400 МГц и выше, то есть обеспечивать эффективную частоту
более 800 МГц.

К одному контроллеру можно подключить до 8 микросхем памяти. Чтобы из-

бежать запаздывания сигналов от микросхем, более удаленных от контроллера,
временные характеристики для каждой микросхемы определяются и заносятся в ее
управляющий регистр при включении питания.

Микросхемы ESDRAM.

 Это синхронная версия EDRAM, в которой использу-

ются те же приемы сокращения времени доступа. Операция записи в отличие от

чтения происходит в обход кэш-памяти, что увеличивает производительность

ESDRAM при возобновлении чтения из строки, уже находящейся в кэш-памяти.
Благодаря наличию в микросхеме двух банков простои из-за подготовки к опера-

циям чтения/записи сводятся к минимуму. Недостатки у рассматриваемой мик-

росхемы те же, что и у EDRAM — усложнение контроллера, так как он должен
учитывать возможность подготовки к чтению в кэш-память новой строки ядра.

Кроме того, при произвольной последовательности адресов кэш-память задейству-

ется неэффективно.

Микросхемы CDRAM.

 Данный тип ОЗУ разработан в корпорации Mitsubishi,

и его можно рассматривать как пересмотренный вариант ESDRAM, свободный от
некоторых ее несовершенств. Изменены емкость кэш-памяти и принцип размеще-
ния в ней данных. Емкость одного блока, помещаемого в кэш-память, уменьшена

до 128 бит, таким образом, в 16-килобитовом кэше можно одновременно хранить

копии из 128 участков памяти, что позволяет эффективнее использовать кэш-па-
мять. Замена первого помещенного в кэш участка памяти начинается только после

заполнения последнего (128-го) блока. Изменению подверглись и средства доступа.
Так, в микросхеме используются раздельные адресные шины для статического кэша

и динамического ядра. Перенос данных из динамического ядра в кэш-память со-
вмещен с выдачей данных на шину, поэтому частые, но короткие пересылки не

снижают производительности ИМС при считывании из памяти больших объе-
мов информации и уравнивают CDRAM с ESDRAM, а при чтении по выбо-
рочным адресам CDRAM явно выигрывает. Необходимо, однако, отметить, что
вышеперечисленные изменения привели к еще большему усложнению кон-

троллера памяти.

Постоянные запоминающие устройства

Слово «постоянные» в названии этого вида запоминающих устройств относится

к их свойству хранить информацию при отсутствии питающего напряжения. Мик-

росхемы ПЗУ также построены по принципу матричной структуры накопителя,

где в узлах расположены перемычки в виде проводников, полупроводниковых

диодов или транзисторов, одним концом подключенные к адресной линии, а дру-

гим — к разрядной линии считывания. В такой матрице наличие перемычки мо-
жет означать 1, а ее отсутствие — 0. В некоторых типах ПЗУ элемент, расположен-
ный на перемычке, исполняет роль конденсатора. Тогда заряженное состояние
конденсатора означает. 1, а разряженное — 0.