Файл: 1. Основные параметры и характеристики логических элементов.docx

Скачать файл
Заказать решение

ВУЗ: Не указан

Категория: Не указан

Дисциплина: Не указана

Добавлен: 22.11.2023

Просмотров: 300

Скачиваний: 3

ВНИМАНИЕ! Если данный файл нарушает Ваши авторские права, то обязательно сообщите нам.


а) число входов ЛЭ больше числа переменных, входящих в реализуемую с их помощью логическую функцию;

б) число входов ЛЭ меньше числа переменных, входящих в реализуемую с их помощью логическую функцию.

Рассмотрим некоторые приемы, используемые для разрешения указанных противоречий [11].

Число входов ЛЭ больше требуемого. Для рассмотрения этого случая введем понятие активного и пассивного логических уровней. Активным логическим уровнем называется такое значение входной переменной, которое однозначно определяет выходной сигнал ЛЭ.

Для элементов И-НЕ и ИЛИ-НЕ такими уровнями являются:

И-НЕ: 0 – активный; 1– пассивный;

ИЛИ-НЕ: 1 – активный; 0– пассивный.

Из сказанного следует, что уменьшить фактическое число входов ЛЭ можно, подавая на неиспользуемые входы сигналы пассивных логических констант: 0 – для элементов ИЛИ-НЕ, 1 – для элементов И-НЕ.

Другой прием уменьшения фактического числа входов ЛЭ базируется на использовании законов алгебры логики. Согласно закону повторения и , поэтому на несколько входов ЛЭ можно подавать одну и ту же логическую переменную.

Число входов меньше требуемого. Эта ситуация сложнее ранее рассмотренной. Приведем два типовых решения.

а) члены исходной МДНФ содержат общие логические переменные. В этом случае общие для нескольких элементарных произведений переменные могут быть представлены в виде общих множителей и вынесены за скобку.

17 комбинационныеустройства:Определение.Методика проектирования

Комбинационными называют функциональные узлы (блоки), логическое состояние выходов которых зависит только от комбинации логических сигналов на входах в данный момент времени.

Исходными данными (техническим заданием) для проектирования комбинационного узла являются его функциональное описание и требования к основным электрическим параметрам. Функциональное описание комбинационного узла обычно задается в виде таблицы истинности или алгебраического выражения. Процесс проектирования разбивается на несколько последовательно выполняемых этапов:

– выбор элементной базы и способа реализации;

– минимизация заданной логической функции;

– преобразование минимизированной логической функции и синтез логической схемы;

– синтез электрической схемы;

– анализ и оптимизация электрической схемы.

Выбор элементной базы (ТТЛ, ЭСЛ, КМОП или их модификаций) определяется требованиями, предъявляемыми к электрическим параметрам комбинационного узла: быстродействию, потребляемой мощности, помехоустойчивости и др.

Минимизация логической функции выполняется с помощью одного из методов минимизации, в частности, карт Карно.

Преобразование полученной МДНФ производится так, чтобы представить ее в виде комбинаций операций, выполняемых базовыми элементами, на которых будет реализовано проектируемое устройство. Такими базовыми элементами могут быть наборы И–НЕ; ИЛИ–НЕ; И, ИЛИ, НЕ (см. пример 2.2).

После преобразования МДНФ выполняется синтез логической схемы путем соответствующего соединения выбранных логических элементов, на входы которых подаются логические переменные или их инверсии.

Синтез электрической схемы комбинационного узла при элементной реализации осуществляется путем замены элементов в полученной логической схеме их схемотехническими эквивалентами из имеющейся у проектировщика библиотеки или каталога.

Анализ синтезированных схем выполняется с целью проверки соответствия их параметров требованиям технического задания и выбора наиболее удачного схемного варианта. На данном этапе определяются основные характеристики полученных схем (в первую очередь потребляемая мощность и задержка переключения), а также проверяется выполнение приведенных в техническом задании ограничений на такие параметры, как помехоустойчивость, коэффициент разветвления, рабочий диапазон температур и напряжений питания.


Если в проектируемой схеме можно изменить параметры компонентов (сопротивлений резисторов, ширину канала МДП-транзисторов), то следует произвести параметрическую оптимизацию схемы.

18. Шифраторы

Шифратор (называемый также кодером) осуществляет преобразование унитарного -разрядного кода (т.е. кода, все разряды которого, за исключением одного, равны нулю) в двоичный -разрядный код. В частности, шифратор может преобразовывать десятичные числа в двоичную систему счисления. Пусть в шифраторе имеется входов, последовательно пронумерованных десятичными числами (0, 1, 2, …, -1), и выходов. Подача сигнала на один из входов приводит к появлению на выходах -разрядного двоичного числа, соответствующего номеру возбужденного входа.

Шифраторы широко используются в разнообразных устройствах ввода информации в цифровые системы. Такие устройства могут снабжаться клавиатурой, каждая клавиша которой связана с определенным входом шифратора. При нажатии выбранной клавиши подается сигнал на соответствующий вход шифратора, и на его выходе возникает двоичное число, соответствующее выгравированному на клавише символу.

На рис. 2.8 приведено символическое изображение шифратора, преобразующего десятичные числа 0, 1, 2, …, 9 в двоичное представление в коде 8421. Символ CD образован из букв, входящих в английское слово Coder. Слева показаны 10 входов, обозначенных десятичными цифрами 0, 1, 2, …, 9, справа – выходы шифратора; цифрами 1, 2, 4, 8 обозначены весовые коэффициенты двоичных разрядов, соответствующих отдельным выходам.

Рис. 2.8. Условное графическое изображение шифратора

Из приведенного в таблице 2.6 соответствия десятичного и двоичного кодов следует, что переменная на выходе равна логической 1, если это значение имеет одна из входных переменных , , , , . Следовательно,

Таблица 2.6

№ входа



Выходной код 8421





























0
0
0
0
0
0
0
0
0
0
1
0
0
0
0

1
0
0
0
0
0
0
0
0
1
0
0
0
0
1

2
0
0
0
0
0
0
0
1
0
0
0
0
1
0

3
0
0
0
0
0
0
1
0
0
0
0
0
1
1

4
0
0
0
0
0
1
0
0
0
0
0
1
0
0

5
0
0
0
0
1
0
0
0
0
0
0
1
0
1

6
0
0
0
1
0
0
0
0
0
0
0
1
1
0

7
0
0
1
0
0
0
0
0
0
0
0
1
1
1

8
0
1
0
0
0
0
0
0
0
0
1
0
0
0

9
1
0
0
0
0
0
0
0
0
0
1
0
0
1

. (2.30)

Для остальных выходов

;

;

. (2.31)

Этой системе логических выражений соответствует схема на рис. 2.9,а.

На рис. 2.9, б изображена схема шифратора на элементах ИЛИ–НЕ. Шифратор построен в соответствии со следующими выражениями (при этом шифратор имеет инверсные выходы):

;

(2.32)

При выполнении шифратора на элементах И–НЕ (рис. 2.9,в) следует пользоваться следующей системой логических выражений (в этом случае предусмотрена подача на входы инверсных значений):

;

;

;

. (2.33)

Рис. 2.9. Логические схемы шифратора

Изложенным способом могут быть построены шифраторы, выполняющие преобразование десятичных чисел в двоичное представление с использованием любого двоичного кода.
2.8. Дешифраторы

Дешифраторы являются преобразователями двоичного -разрядного кода в унитарный -разрядный код. При подаче на входы двоичного числа появляется сигнал на определенном выходе, номер которого соответствует входному числу. Дешифраторы могут быть неполными, реализующими минтермов.

Дешифраторы имеют широкое применение. В частности, они используются в устройствах, печатающие на бумаге выводимые из цифрового устройства числа или текст. В таких устройствах двоичное число, поступая на вход дешифратора, вызывает появление сигнала на определенном его выходе. С помощью этого сигнала производится печать символа, соответствующего входному двоичному числу.

Условное обозначение дешифратора приведено на рис. 2.10. Символ DC образован из букв английского слова Decoder.

Рис. 2.10. Условное графическое изображение дешифратора

Рассмотрим построение дешифратора, осуществляющего преобразование, заданное таблицей 2.7.

Таблица 2.7

Входной код 8421































0
0
0
0
0
0
0
0
0
0
0
0
0
1

0
0
0
1
0
0
0
0
0
0
0
0
1
0

0
0
1
0
0
0
0
0
0
0
0
1
0
0

0
0
1
1
0
0
0
0
0
0
1
0
0
0

0
1
0
0
0
0
0
0
0
1
0
0
0
0

0
1
0
1
0
0
0
0
1
0
0
0
0
0

0
1
1
0
0
0
0
1
0
0
0
0
0
0

0
1
1
1
0
0
1
0
0
0
0
0
0
0

1
0
0
0
0
1
0
0
0
0
0
0
0
0

1
0
0
1
1
0
0
0
0
0
0
0
0
0

1
0
1
0
*
*
*
*
*
*
*
*
*
*

1
0
1
1
*
*
*
*
*
*
*
*
*
*

1
1
0
0
*
*
*
*
*
*
*
*
*
*

1
1
0
1
*
*
*
*
*
*
*
*
*
*

1
1
1
0
*
*
*
*
*
*
*
*
*
*

1
1
1
1
*
*
*
*
*
*
*
*
*
*

Так как дешифратор имеет шесть безразличных наборов входных переменных, то можно минимизировать логические выражения для выходных переменных с помощью карт Карно. Получим следующие выражения:

; ; ; ;

; ; ; ;

; . (2.34)

; ; ;

; ; ; ;

; ; . (2.35)

В линейном дешифраторе выходные переменные формируются по (2.34) или (2.35). При выполнении дешифратора на элементах И–НЕ пользуются (2.35), получая инверсии выходных функций.

Смотрите также файлы