Файл: 1. Основные параметры и характеристики логических элементов.docx
ВУЗ: Не указан
Категория: Не указан
Дисциплина: Не указана
Добавлен: 22.11.2023
Просмотров: 327
Скачиваний: 3
ВНИМАНИЕ! Если данный файл нарушает Ваши авторские права, то обязательно сообщите нам.
Очевидно, что порог будет превышен только в двух случаях:
1) если и ; 2) и . Поэтому для окончательного построения пороговой схемы надо реализовать функцию , для чего используется вторая часть сумматора . Аналогичным образом можно реализовать любую пороговую схему при сколь угодно большом числе входных сигналов .
Мажоритарным элементом называется пороговая схема с нечетным числом входов , выходной сигнал которой равен 1 только при поступлении на ее входы или большего числа входных сигналов , равных 1. Мажоритарные элементы широко используются в различного рода системах управления при резервировании ее элементов с целью повышения их надежности. Выполнение таких схем на логических элементах приводит к их большой сложности. Более эффективно для этого использовать сумматоры. Пример схемы мажоритарного элемента на 13 входов ( ) приведен на рис. 2.17. Схема выполнена на четырех одноразрядных и , двух двухразрядных и и одном четырехразрядном двоичных сумматорах. На один из входов сумматора подан сигнал, равный 1. Тем самым порог изменяется на . Выходной сигнал с весом 8 сумматора будет равен 1, если семь или большее число входных сигналов примут значения 1. Таким же способом можно синтезировать любой мажоритарный элемент.
Рис. 2.17. Мажоритарный элемент
40.Реализация шифраторов, дешифраторов, мультиплексоров и демультиплексоров на ПЛМ.
Шифратор. Рассмотрим построение шифратора, преобразующего унитарных десятичный код (с отображением десятичной цифры уровнем логической 1 на одной из десяти цепей) в двоичный код 8421. Воспользуемся полученными ранее логическими выражениями
; ; ; ,
где – входные сигналы, – выходные сигналы (значения разрядов кода 8421).
На рис. 2.23,а показана ПЛМ, реализующая функции шифратора (для упрощения схемы не показаны источник питания и резисторы).
а) б)
в) г)
Рис. 2.15. Типовые цифровые устройства, выполненные на ПЛМ
Дешифратор. Реализацию на ПЛМ рассмотрим на примере дешифратора, преобразующего трехразрядный двоичный код ( , , ) в унитарный 8-разрядный ( , , …, ).
Функционирование такого дешифратора определяется следующими логическими выражениями:
, , , ,
, , , . (2.54)
Настроенная на реализацию данных функций ПЛМ приведена на рис. 2.23,б.
На рис. 2.23,в показана схема мультиплексора с четырьмя входами ( , , , ). Здесь , – адресные входы; – вход для подачи сигнала разрешения выдачи; – выход.
На рис. 2.23,г приведена схема демультиплексора с четырьмя выходами ( , , , ). Здесь – вход; , – адресные входы; – вход сигнала разрешения выдачи.
41.Назначение и базовая структура ПМЛ
Одно из важных применений БИС программируемой логики – замена малого и среднего уровня интеграции при реализации так называемой произвольной логики. В этих применениях логическая мощность ПЛМ зачастую используется неполно. Это проявляется, в частности, при воспроизведении типичных для практики систем переключательных функций, не имеющих больших пересечений друг с другом по одинаковым термам. В таких случаях возможность использования выходов любых конъюнкторов любыми дизъюнкторами (как предусмотрено в ПЛМ) становится излишним усложнением. Отказ от этой возможности означает отказ от программирования матрицы ИЛИ и приводит к структуре ПМЛ (PAL, GAL) [15].
В ПМЛ (рис. 4.6) выходы элементов И (выходы первой матрицы) жестко распределены между элементами ИЛИ (входами матрицы ИЛИ). В показанной ПМЛ входов, выходов и элементов И, поскольку каждому элементу ИЛИ придается по четыре конъюнктора. ПМЛ, как и ПЛМ, воспроизводят дизъюнктивные нормальные формы логических функций, но с более жесткими ограничениями.
Рис. 4.6. Базовая структура ПМЛ
В сравнении с ПЛМ схемы ПМЛ имеют меньшую функциональную гибкость, т. к. в них матрица ИЛИ фиксирована, но их изготовление и использование проще. Преимущества ПМЛ особенно проявляются при проектировании несложных устройств. Поэтому данный тип интегральных схем завоевал наибольшую популярность у разработчиков электронных устройств и на сегодняшний день составляет подавляющую долю рынка всех выпускаемых ПЛИС за рубежом.
Подготовка задач к решению на ПМЛ имеет много общего с подходом к решению задач на ПЛМ, но есть и различия. Для ПМЛ важно уменьшить число элементов И для каждого выхода, но если для ПЛМ стремятся искать представление функции с наибольшим числом общих термов, то для ПМЛ это не требуется, поскольку элементы И фиксированы по своим выходам и не могут быть использованы другими выходами (т. е. для других функций).
42.Назначение и базовая структура БМК.
В современных цифровых системах используется широкая номенклатура разнообразных сложнофункциональных блоков, которые выпускаются в виде специализированных БИС. Если требуемый объем выпуска БИС относительно невелик (до десятков тысяч штук), то наиболее эффективной является их реализация на основе базовых матричных кристаллов (БМК) [1, 15].
БМК состоит из трех основных частей:
– комплекта базовых (топологических) ячеек, располагаемых на кристалле в виде прямоугольной матрицы;
– трассировочного пространства, в котором размещаются трассы металлических проводников, соединяющих БЯ в функционально законченную БИС;
– периферийной области, где расположены необходимые вспомогательные схемы, обеспечивающие работу БИС, схемы-трансляторы, осуществляющие согласование внутренних сигналов БИС с сигналами, передаваемыми во внешних линиях связи между БИС, и контактные площадки для подключения внешних выводов.
Базовая ячейка (БЯ) представляет собой набор, содержащий от 4...5 до 20...30 расположенных рядом компонентов: резисторов, биполярных или МДП-транзисторов.
Компонентный состав БЯ выбирается достаточным для реализации на его основе простейшего или сложнофункционального логического элемента. При этом компоненты соседних БЯ могут совместно формировать элемент или функциональный узел более высокой сложности – макроэлемент.
Для удобства топологического проектирования несколько соседних БЯ (чаще всего четыре) группируются в топологическую ячейку (ТЯ). Все ТЯ в БМК имеют одинаковую топологию и размещаются в виде матрицы, форма которой близка к квадратной. Между ТЯ остаются каналы для проведения соединений элементов и цепей питания. Такая конструкция БМК упрощает автоматизированную разработку топологии объединений БЯ при проектировании БИС.
Трассировочное пространство представляет собой систему ортогонально расположенных трасс, по которым проводятся металлические проводники для передачи логических сигналов между элементами, подводки питания и других цепей. Обычно создаются 2...3 уровня расположенных друг над другом проводников, которые разделятся слоями диэлектрика (SiO2).
Компонентный состав и топология БЯ определяются типом базового элемента, который будет реализовываться на ее основе. БМК, на
которых создаются БИС ТТЛ, обычно имеют БЯ, содержащие до 3...4 транзисторов и до 4...5 резисторов. Такой компонентный набор обеспечивает реализацию элемента И-НЕ ТТЛ с простым инвертором и числом входов до 3...4. В некоторых типах БМК ТТЛ в состав БЯ включены диоды для реализации фиксирующих цепочек. Для реализации БИС ЭСЛ используются БМК, имеющие до 15...18 транзисторов и 10 резисторов. Такой набор компонентов позволяет создавать на базе БЯ двухъ- и трехъярусный элемент И-ИЛИ/И-ИЛИ-НЕ с числом входов до 6...8. БМК на КМДП-транзисторах обычно содержит ряды из попарно расположенных - и -канальных транзисторов, между которыми проходят каналы для горизонтальных соединений. Несколько рядом размещенных МДП-транзисторов соединяются в схему элемента, т.е. служат в качестве БЯ. Путем параллельного или последовательного включения резисторов или МДП-транзисторов можно получить из компонентов БЯ элементы с различными значениями тока питания, потребляемой мощности и задержки переключения.
Соединяя компоненты БЯ, входящих в состав одной ТЯ, можно создавать функциональные узлы значительной сложности – макроэлементы. В БМК ЭСЛ, например, на базе ТЯ реализуются макроэлементы, эквивалентные 10...20 элементам И-НЕ либо ИЛИ-НЕ.
Для сокращения сроков и повышения качества разработки матричных БИС их проектирование ведется с помощью функциональных библиотек, которые содержат до 50...100 различных элементов и макроэлементов. Типовой состав библиотеки включает:
– до 30...40 типов логических элементов, реализующие операции И, ИЛИ, НЕ, И-НЕ, ИЛИ-НЕ, И-ИЛИ-НЕ, Исключающее ИЛИ и др. с различным числом входов;
– до 10...15 типов триггеров, чаще всего D-, RS-, JK-типов, отличающиеся числом входов, видом синхронизации, способом установки и сброса и др.;
– до 40...50 типов функциональных узлов, включая различные варианты мультиплексоров и демультиплексоров, дешифраторов, сумматоров и АЛУ, регистров, счетчиков с числом разрядов 1...8, фрагменты ПЛМ и ПЗУ и др.
Для каждого элемента (макроэлемента) в библиотеке содержатся справочные данные, где приведены его структура и логическая функция, число занимаемых им БЯ, потребляемая мощность, задержка переключения, коэффициент разветвления на выходе. Используя данные сведения, разработчик может спроектировать схему матричной БИС и оценить ее основные характеристики.
44. Триггеры: определение, общая структура КБЯ ДБЯ, классификация по способу записи информации
Анализ конъюнктивной бистабильной ячейки. Изображенная на рис. 3.5 конъюнктивная бистабильная ячейка (КБЯ) имеет два управляющих входа: и . С их помощью реализуется внутреннее управление бистабильной ячейкой.
Выходами КБЯ являются сигналы и , логические значения которых равны: , . Соединенные с выходами , внутренние входы бистабильной ячейки обозначаются соответственно , .
В стационарном режиме внутренние входы , и выходы , удовлетворяют условиям:
, . (3.6)
Рис. 3.5. Конъюнктивная бистабильная ячейка
Запишем логические уравнения выходов схемы:
. (3.7)
Составим карту Карно, с помощью которой будем анализировать переходные процессы в КБЯ. Столбцы этой карты обозначим всевозможными комбинациями независимых (входных) переменных и , а строки – комбинациями зависимых (выходных) переменных и . В клетки этой карты запишем значения функций и , определенные в соответствии с системой уравнений (3.7). Таким образом, в клетках будет записано двузначное двоичное число, при этом первый разряд будет соответствовать значению , а второй – .
Рис. 3.6. Таблица истинности (а) и таблица переходов (б) КБЯ
Очевидно, что состояние схемы является устойчивым, если значения функций и совпадают с обозначением соответствующей строки таблицы. Например, при пересечении столбца 01 и строки 10 находится устойчивое состояние 10, а на пересечении того же столбца и строки 11 – неустойчивое состояние 10.
Иногда таблицу истинности (рис. 3.6,а) представляют в другой форме и называют таблицей переходов (рис. 3.6,б). Здесь кружками обозначены устойчивые состояния, точками – неустойчивые, а стрелки указывают направления переходов. Рассмотрим подробнее, как осуществляется переход схемы из неустойчивого состояния в устойчивое. При этом возможны два случая:
– код неустойчивого состояния в карте Карно совпадает с кодом устойчивого состояния;
– код неустойчивого состояния не совпадает с кодом устойчивого.
В первом случае при фиксированных значениях независимых переменных и выходные сигналы и , соответствующие неустойчивому состоянию, подаются на входы , схемы, тем самым обеспечивая переход к строке карты Карно, отображающей устойчивое состояние. Например, пересечение столбца 10 и строки 11 соответствует неустойчивому состоянию 01. Однако при подаче на входы , схемы комбинации 01 и при прежних значениях , схема переходит в уже устойчивое состояние 01.