Файл: Учебное пособие Томск Эль Контент 2013 удк 621. 382. 049. 77(075. 8) Ббк 32. 844. 1я73 л 387 Рецензенты.pdf
ВУЗ: Не указан
Категория: Не указан
Дисциплина: Не указана
Добавлен: 30.11.2023
Просмотров: 81
Скачиваний: 10
ВНИМАНИЕ! Если данный файл нарушает Ваши авторские права, то обязательно сообщите нам.
Министерство образования и науки Российской Федерации
ТОМСКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ
СИСТЕМ УПРАВЛЕНИЯ И РАДИОЭЛЕКТРОНИКИ (ТУСУР)
Н. С. Легостаев, КВ. Четвергов
МИКРОЭЛЕКТРОНИКА
Учебное пособие
Томск
«Эль Контент»
2013
ТОМСКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ
СИСТЕМ УПРАВЛЕНИЯ И РАДИОЭЛЕКТРОНИКИ (ТУСУР)
Н. С. Легостаев, КВ. Четвергов
МИКРОЭЛЕКТРОНИКА
Учебное пособие
Томск
«Эль Контент»
2013
УДК 621.382.049.77(075.8)
ББК
32.844.1я73
Л 387
Рецензенты:
Чепков В. В, канд. техн. наук, завлабораторией систем электропитания
ООО Технологическая компания Шлюмберже» в г. Томске;
Чернышев А. Ю, канд. техн. наук, доцент кафедры электропривода и электрооборудования Национального исследовательского Томского политехнического университета.
Легостаев Н. С.
Л Микроэлектроника : учебное пособие / НС. Легостаев, КВ. Четвергов Томск : Эль Контент, 2013. — 172 с Рассматриваются основные положения микроэлектроники, характеристики и параметры интегральных микросхем, элементы и предельные возможности интегральной микроэлектроники. Представлены основные схемотехнические структуры цифровой и аналоговой микроэлектроники. Рассмотрен математический аппарат цифровой микроэлектроники, основные типы цифровых микроэлектронных устройства также основы функциональной микроэлектроники.
Для студентов, обучающихся по направлению 210100 Электроника и наноэлектроника» с профилем Промышленная электроника».
УДК 621.382.049.77(075.8)
ББК
32.844.1я73
ISBN 978-5-4332-0073-9
© Легостаев Н. С.,
Четвергов КВ Оформление.
ООО Эль Контент», 2013
ОГЛАВЛЕНИЕ
Введение
5
1
Предмет микроэлектроники Основные положения микроэлектроники . . . . . . . . . . . . . . . . .
7 1.2 Процесс проектирования интегральных микросхем . . . . . . . . . . .
9 1.3 Классификация интегральных микросхем . . . . . . . . . . . . . . . . Характеристики и параметры цифровых интегральных микросхем Схемотехнические и конструктивные параметры . . . . . . . . . . . .
14 2.2 Статические характеристики и параметры . . . . . . . . . . . . . . . . .
15 2.3 Динамические характеристики и параметры . . . . . . . . . . . . . . .
17 2.4 Энергетические характеристики и параметры . . . . . . . . . . . . . Математический аппарат цифровой микроэлектроники Арифметические коды . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
21 3.2 Функции алгебры логики и их основные свойства . . . . . . . . . . . .
24 3.3 Основные законы алгебры логики . . . . . . . . . . . . . . . . . . . . . .
26 3.4 Алгебраические формы представления функций алгебры логики . .
27 3.5 Минимизация функций алгебра логики . . . . . . . . . . . . . . . . . Цифровые микроэлектронные устройства комбинационного типа Основные положения . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
37 4.2 Логические элементы . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
38 4.3 Методика синтеза комбинационных устройств . . . . . . . . . . . . . .
39 4.4 Мультиплексоры и демультиплексоры . . . . . . . . . . . . . . . . . . .
43 4.5 Шифраторы и дешифраторы . . . . . . . . . . . . . . . . . . . . . . . . .
47 4.6 Сумматоры и вычитатели . . . . . . . . . . . . . . . . . . . . . . . . . . .
51 4.7 Цифровые компараторы . . . . . . . . . . . . . . . . . . . . . . . . . . . .
55 4.8 Матричная реализация булевых функций . . . . . . . . . . . . . . . . Цифровые микроэлектронные устройства последовательностного
типа
63
5.1 Основные положения . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
63 5.2 Триггеры . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
65 5.3 Регистры . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
73 5.4 Счетчики и делители частоты . . . . . . . . . . . . . . . . . . . . . . . .
78
4
Оглавление
6
Запоминающие устройства Общие положения . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
95 6.2 Принцип построения ЗУ с произвольным доступом . . . . . . . . . . .
96 6.3 Особенности построения постоянных ЗУ . . . . . . . . . . . . . . . . . Основные схемотехнические структуры цифровой интегральной
микроэлектроники
104
7.1 Базовые логические элементы транзисторно-транзисторной логики . 104 7.2 Базовые логические элементы на комплементарных
МДП-транзисторах . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 110 7.3 Базовый логический элемент истоко-связанной логики на полевых транзисторах с управляющим переходом Шоттки (ПТШ-Ga-As) . . . Основные схемотехнические структуры аналоговой интегральной
микроэлектроники
117
8.1 Функциональные узлы аналоговых интегральных микросхем . . . . . 117 8.2 Интегральные операционные усилители и их основные свойства . . 136 8.3 Характеристики и параметры ОУ . . . . . . . . . . . . . . . . . . . . . . 144
Заключение
157
Литература
158
Приложение А Ответы на контрольные вопросы по главам
159
Список условных обозначений
163
Глоссарий
167
ВВЕДЕНИЕ
Электроника представляет собой область науки и техники, включающую исследование явлений взаимодействия электронов с электромагнитными полями в вакууме, газовой среде или твердом теле, а также разработку и практическое применение приборов, в которых это взаимодействие используется для преобразования электромагнитной энергии (электронных приборов) Одна из основных проблем, стоящих перед электроникой, связана с требованием улучшения технических параметров электронных систем с одновременным уменьшением их габаритов и потребляемой энергии. Решение проблемы миниатюризации электронной аппаратуры связано с современным этапом развития электроники микроэлектроникой.
Микроэлектроника — это область электроники, охватывающая исследование,
конструирование, производство и применение электронных функциональных узлов, блоков и устройств в микроминиатюрном интегральном исполнении.
Развитие микроэлектроники идёт главным образом в двух направлениях повышение уровня интеграции и плотности упаковки в интегральных микросхемах,
ставших традиционными изыскание новых физических принципов и явлений для создания электронных устройств со схемотехническим или даже системотехническим функциональным назначением.
Первое направление привело к уровням интеграции, характеризующимся многими тысячами элементов водном корпусе интегральной микросхемы с микронными и субмикронными размерами отдельных элементов. Дальнейшее уменьшение размеров на несколько порядков превращает элементы в наноэлементы и сопровождается изменением физических основ их работы. В наноэлементах используются уже не электроны, как частицы, переносящие электрический заряда их волновые функции. Изучение физических явлений и процессов взаимодействия электронов с электромагнитными полями, а также разработка нанотехнологии создания приборов и устройств, в которых данное взаимодействие используется для передачи, обработки и хранения информации, связано с появлением нового направления электроники — наноэлектроники, которая является логическим развитием микроэлектроники. В микроэлектронике функциональный элемент представляет собой совокупность структурных компонентов — резисторов, конденсаторов,
диодов и транзисторов, тогда как в наноэлектронике структурированные компоненты обладают свойством многофункциональности и способны выполнять сложные динамические функции [8].
6
Введение
Второе направление микроэлектроники может позволить отказаться от дальнейшего повышения уровня интеграции интегральных микросхем, снизить рассеиваемую мощность, увеличить быстродействие аппаратуры и др. Это новое направление в целом приобретает название функциональной микроэлектроники — электроники комбинированных сред с использованием таких явлений, как оптические явления в твёрдом теле (оптоэлектроника) и взаимодействие потока электронов с акустическими волнами в твёрдом теле (акустоэлектроника, а также с использованием свойств сверхпроводников, свойств магнетиков и полупроводников в магнитных полупроводниках (магнетоэлектроника) и др. Соглашения, принятые в книге
Для улучшения восприятия материала в данной книге используются пиктограммы и специальное выделение важной информации.
Эта пиктограмма означает определение или новое понятие. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Эта пиктограмма означает внимание. Здесь выделена важная информация, требующая акцента на ней. Автор здесь может поделиться с читателем опытом, чтобы помочь избежать некоторых ошибок.
Пример
Эта пиктограмма означает пример. В данном блоке автор может привести практический пример для пояснения и разбора основных моментов, отраженных в теоретическом материале.
Контрольные вопросы по главе
Глава ПРЕДМЕТ МИКРОЭЛЕКТРОНИКИ Основные положения микроэлектроники
Микроэлектроника — это область электроники, охватывающая
исследование, конструирование, производство и применение микроэлектронных изделий, основной разновидностью которых являются интегральные микросхемы. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Интегральная микросхема (ИМС) — микроэлектронное изделие,
выполняющее определенную функцию преобразования, обработки сигналов и (или) накопления информации и имеющее высокую
плотность упаковки электрически соединенных элементов (или
элементов и компонентов, которое сточки зрения требованиий
к испытаниям, приемке, поставке и эксплуатации рассматривается как единое целое. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . В составе микроэлектроники выделяют три основных раздела — физику электронных процессов, технологию и микросхемотехнику.
Микросхемотехника
(интегральная
схемотехника) — раздел
микроэлектроники, охватывающий исследования и разработку
электрических и структурных схем, используемых в ИМС и электронной аппаратуре на их основе. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Микроэлектроника — это область электроники, охватывающая
исследование, конструирование, производство и применение микроэлектронных изделий, основной разновидностью которых являются интегральные микросхемы. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Интегральная микросхема (ИМС) — микроэлектронное изделие,
выполняющее определенную функцию преобразования, обработки сигналов и (или) накопления информации и имеющее высокую
плотность упаковки электрически соединенных элементов (или
элементов и компонентов, которое сточки зрения требованиий
к испытаниям, приемке, поставке и эксплуатации рассматривается как единое целое. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . В составе микроэлектроники выделяют три основных раздела — физику электронных процессов, технологию и микросхемотехнику.
Микросхемотехника
(интегральная
схемотехника) — раздел
микроэлектроники, охватывающий исследования и разработку
электрических и структурных схем, используемых в ИМС и электронной аппаратуре на их основе. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Глава 1. Предмет микроэлектроники
Микросхемотехника является самостоятельной ветвью схемотехники, в которой используются оригинальные схемные и структурные решения, эффективно использующие специфические особенности интегральных микросхем с целью улучшения их основных характеристик. Эти особенности обусловлены интегральной технологией изготовления, которая накладывает определенные ограничения на параметры элементов и компонентов ИМС ив тоже время открывает новые возможности их использования Принципы микросхемотехники являются результатом интенсивных исследований, направленных на выявление существенных различий между интегральными микросхемами и схемами на дискретных компонентах, и отражают специфику технологии производства ИМС и тенденцию роста степени интеграции их функциональных узлов. Таких принципа два принцип взаимного согласования цепей и принцип схемотехнической избыточности при ограничении размеров полезной площади подложки или кристалла.
Принцип согласования цепей заключается в такой их конструктор- ско-технологической реализации, при которой требуемые электрические параметры оказываются пропорциональными друг другу в широком интервале внешних воздействий.
Принцип схемотехнической избыточности заключается в усложнении схемотехники ИМС для улучшения их качества, минимизации площади кристалла и повышения технологичности.
Принципы микросхемотехники обусловлены ограничениями и возможностями технологии изготовления.
Ограничения. Технология изготовления полупроводниковых интегральных схем преимущественно ориентирована на создание схем, в которых транзисторы имеют оптимальные параметры. При этом характеристики других элементов являются производными и значения их параметров в значительной степени предопределены и ограничены. С целью получения требуемых характеристик таких наиболее важных элементов, как транзисторы со сверхбольшим коэффициентом усиления или полевые транзисторы, в технологический процесс изготовления структур иногда вводят дополнительные стадии. Однако основной метод преодоления ограничений, обусловленных технологий изготовления, заключается в приспособлении схемно-конструктивных решений к требованиям технологии, а не в разработке специальной технологии для данной схемы.
Другое ограничение связано с реализацией высокоомных резисторов икон- денсаторов с ёмкостями, превышающими десятки пикофарад, поскольку это сопровождается увеличением необходимой площади кристалла. Поэтому высокоомные резисторы обычно реализуются в виде большого динамического внутреннего сопротивления активных источников тока на транзисторах (для транзисторов не требуется большой площади, а в усилительных каскадах часто используются
1.2 Процесс проектирования интегральных микросхем
9
сложные элементы, такие как пары Дарлингтона, составные транзисторы и управляемые источники тока.
Большие ёмкости невозможно реализовать даже посредством увеличения их площади на кристалле. По этой причине недопустимо применение межкаскадных конденсаторов, а проблемы согласования уровней каскадов и стабилизации их режима решают в пределах более технологичной, хотя и усложнённой, схемотехники структур с непосредственными связями.
Резисторы с допустимым разбросом сопротивлений менее ±(5−10)% не могут быть получены без снижения выхода годных. Однако значения отношений сопротивлений с точностью, на порядок превышающей эти значения, можно достичь без дополнительного усложнения технологических процессов. Поэтому схемотехника
ИМС направлена на то, чтобы качественные характеристики интегральных схем определялись не абсолютным значениями сопротивлений, а главным образом их отношениями Возможности. Интегральная технология открывает пути создания схемных элементов, позволяющих получить качественно новые свойства. Среди них можно назвать многоэмиттерные транзисторы (которые не могут быть реализованы на дискретных компонентах, согласованные транзисторы и т. п.
В отличие от разработчиков электронных схем на дискретных компонентах,
разработчики интегральных схем не имеют возможности произвольно выбирать схемные компоненты, оптимальные сточки зрения выполнения конкретной функции, но они могут в допустимых пределах изменять технологические режимы для достижения желаемых результатов.
В немалой степени схемотехнику интегральных схем определяют допустимая мощность рассеяния, необходимость обеспечения стабильности параметров вши- роком диапазоне изменения внешней температуры, а также необходимость защиты транзисторов от перегрузок по току.
В настоящее время в результате интенсивных исследований с применением самых современных методов анализа и расчёта разработан набор широко используемых функциональных узлов, а также созданы тщательно отработанные методы объединения этих узлов в полупроводниковые интегральные схемы с требуемыми характеристиками Интегральные микросхемы проектируются и выпускаются сериями.
Серия интегральной микросхемы — совокупность типов интегральных микросхем, которые могут выполнять различные функции, имеют единое конструктивно-технологическое исполнение
и предназначены для совместного применения. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1.2 Процесс проектирования интегральных микросхем
Важнейшей задачей микросхемотехники является проектирование новых типов интегральных микросхем. Проектирование представляет собой создание опи-
Микросхемотехника является самостоятельной ветвью схемотехники, в которой используются оригинальные схемные и структурные решения, эффективно использующие специфические особенности интегральных микросхем с целью улучшения их основных характеристик. Эти особенности обусловлены интегральной технологией изготовления, которая накладывает определенные ограничения на параметры элементов и компонентов ИМС ив тоже время открывает новые возможности их использования Принципы микросхемотехники являются результатом интенсивных исследований, направленных на выявление существенных различий между интегральными микросхемами и схемами на дискретных компонентах, и отражают специфику технологии производства ИМС и тенденцию роста степени интеграции их функциональных узлов. Таких принципа два принцип взаимного согласования цепей и принцип схемотехнической избыточности при ограничении размеров полезной площади подложки или кристалла.
Принцип согласования цепей заключается в такой их конструктор- ско-технологической реализации, при которой требуемые электрические параметры оказываются пропорциональными друг другу в широком интервале внешних воздействий.
Принцип схемотехнической избыточности заключается в усложнении схемотехники ИМС для улучшения их качества, минимизации площади кристалла и повышения технологичности.
Принципы микросхемотехники обусловлены ограничениями и возможностями технологии изготовления.
Ограничения. Технология изготовления полупроводниковых интегральных схем преимущественно ориентирована на создание схем, в которых транзисторы имеют оптимальные параметры. При этом характеристики других элементов являются производными и значения их параметров в значительной степени предопределены и ограничены. С целью получения требуемых характеристик таких наиболее важных элементов, как транзисторы со сверхбольшим коэффициентом усиления или полевые транзисторы, в технологический процесс изготовления структур иногда вводят дополнительные стадии. Однако основной метод преодоления ограничений, обусловленных технологий изготовления, заключается в приспособлении схемно-конструктивных решений к требованиям технологии, а не в разработке специальной технологии для данной схемы.
Другое ограничение связано с реализацией высокоомных резисторов икон- денсаторов с ёмкостями, превышающими десятки пикофарад, поскольку это сопровождается увеличением необходимой площади кристалла. Поэтому высокоомные резисторы обычно реализуются в виде большого динамического внутреннего сопротивления активных источников тока на транзисторах (для транзисторов не требуется большой площади, а в усилительных каскадах часто используются
1.2 Процесс проектирования интегральных микросхем
9
сложные элементы, такие как пары Дарлингтона, составные транзисторы и управляемые источники тока.
Большие ёмкости невозможно реализовать даже посредством увеличения их площади на кристалле. По этой причине недопустимо применение межкаскадных конденсаторов, а проблемы согласования уровней каскадов и стабилизации их режима решают в пределах более технологичной, хотя и усложнённой, схемотехники структур с непосредственными связями.
Резисторы с допустимым разбросом сопротивлений менее ±(5−10)% не могут быть получены без снижения выхода годных. Однако значения отношений сопротивлений с точностью, на порядок превышающей эти значения, можно достичь без дополнительного усложнения технологических процессов. Поэтому схемотехника
ИМС направлена на то, чтобы качественные характеристики интегральных схем определялись не абсолютным значениями сопротивлений, а главным образом их отношениями Возможности. Интегральная технология открывает пути создания схемных элементов, позволяющих получить качественно новые свойства. Среди них можно назвать многоэмиттерные транзисторы (которые не могут быть реализованы на дискретных компонентах, согласованные транзисторы и т. п.
В отличие от разработчиков электронных схем на дискретных компонентах,
разработчики интегральных схем не имеют возможности произвольно выбирать схемные компоненты, оптимальные сточки зрения выполнения конкретной функции, но они могут в допустимых пределах изменять технологические режимы для достижения желаемых результатов.
В немалой степени схемотехнику интегральных схем определяют допустимая мощность рассеяния, необходимость обеспечения стабильности параметров вши- роком диапазоне изменения внешней температуры, а также необходимость защиты транзисторов от перегрузок по току.
В настоящее время в результате интенсивных исследований с применением самых современных методов анализа и расчёта разработан набор широко используемых функциональных узлов, а также созданы тщательно отработанные методы объединения этих узлов в полупроводниковые интегральные схемы с требуемыми характеристиками Интегральные микросхемы проектируются и выпускаются сериями.
Серия интегральной микросхемы — совокупность типов интегральных микросхем, которые могут выполнять различные функции, имеют единое конструктивно-технологическое исполнение
и предназначены для совместного применения. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1.2 Процесс проектирования интегральных микросхем
Важнейшей задачей микросхемотехники является проектирование новых типов интегральных микросхем. Проектирование представляет собой создание опи-
Глава 1. Предмет микроэлектроники
сания, необходимого для построения в заданных условиях еще несуществующего технического объекта на основе первичного описания этого объекта (технического задания).
В процессе проектирования интегральных микросхем выделяют стадии структурного проектирования, схемного проектирования
и конструктроско-технологического проектирования.
Стадия структурного проектирования микросхем состоит из структурного синтеза, входе которого на той или иной элементной базе создается структурная схема, обеспечивающая выполнение функций, определенных техническим заданием,
и структурного анализа, в процессе которого проверяется правильность функционирования синтезированной структуры при различных рабочих условиях и производится приближенная сравнительная оценка ее основных параметров. Обычно при проектировании микросхем создается несколько структурных вариантов, из которых выбираются наилучшие на основании результатов сравнения их параметров Для выбранных структурных вариантов производится схемное проектирование, результатом которого является электрическая схема разрабатываемой интегральной микросхемы. Схемное проектирование состоит из этапов схемного синтеза, входе которого создается электрическая схема, соответствующая выбранному варианту структуры, и анализа созданной схемы, в результате которого определяются ее основные электрические параметры. На этапе анализа решается задача параметрической оптимизации схемы. В процессе схемного проектирования обычно разрабатывается несколько вариантов электрических схем, которые отличаются структурой, элементной базой, значениями основных параметров. По результатам анализа производится выбор варианта электрической схемы, наилучшим образом удовлетворяющего требованиям технического задания.
Стадии структурного и схемного проектирование образуют процесс схемотехнического проектирования интегральных микро- схем.
Стадия конструкторско-технологического проектирования включает этапы выбора или разработки технологического процесса для изготовления микросхемы,
разработки ее топологии в соответствии с полученной электрической схемой, анализ полученной топологии с целью проверки ее правильности, расчет физико- технических параметров компонентов микросхемы.
Поскольку физико-технические параметры компонентов определяют их электрические параметры, после стадии конструкторско-технологического проектирования требуется повторить электрический анализ схемы с целью уточнения ее характеристик Классификация интегральных микросхем Классификация интегральных микросхем
По конструктивно-технологическому признаку различают полупроводниковые,
гибридные и прочие (пленочные, керамические и т. д) ИМС. В полупроводниковых ИМС все элементы и межэлементные соединения выполнены в объеме и на поверхности полупроводниковой подложки. По типу применяемых активных компонентов транзисторов) полупроводниковые микросхемы разделяют на микросхемы на биполярных транзисторах, микросхемы на МДП-транзисторах (МДП- микросхемы, микросхемы смешанной Би-КМДП-технологии. Гибридные интегральные микросхемы содержат пленочные пассивные элементы и навесные компоненты. В пленочных ИМС все элементы и межэлементные соединения выполнены в виде токопроводящих пленок. В зависимости от способа нанесения пленок на поверхность диэлектрической подложки и их толщины различают тонкопленочные
(толщина пленок менее мкм) и толстопленочные толщина пленок более 1мкм)
микросхемы.
По функциональному назначению все ИМС делятся на два класса цифровые и аналоговые Цифровые интегральные микросхемы (ЦИМС) предназначены для обработки информации, представленной в виде цифровых кодов. Характерной особенностью
ЦИМС является то, что в виде цифровых кодов представлены и входные, и выходные сигналы. Поэтому признаку аналого-цифровые и цифроаналоговые преобразователи относятся к классу аналоговых ИМС.
Внутри каждого класса ИМС принята более детальная классификация микросхем по функциональному назначению и по целому ряду других признаков.
По функциональному назначению ЦИМС разделяют на подгруппы (логические элементы, триггеры и др) и виды внутри подгрупп (триггеры счетные, универсальные, Шмитта и т. д.).
По способу представления двоичной информации цифровые интегральные микросхемы подразделяют на импульсные, динамические, потенциальные. В потенциальных цифровых схемах значения «0» и «1» представляются двумя различными уровнями электрического потенциала высокими низким. Для потенциальных элементов используют понятия положительной и отрицательной логики, которые отражают принятый способ кодирования двоичных цифр. При положительной логике высокий уровень электрического потенциала соответствует логической единице, а низкий — логическому нулю. При отрицательной логике высокий уровень электрического потенциала соответствует логическому нулю, а низкий — логической единице.
В импульсных цифровых схемах одно из значений логического сигнала (или «1») определяется наличием импульсов определенной длительности и амплитуды, а другое значение — отсутствием импульсов, то есть сохранением какого- либо постоянного потенциала. При положительной логике отсутствие импульсов соответствует логическому «0», а наличие — В динамических цифровых схемах логическая «1» представляется пачкой импульсов или возобновляемым через необходимый интервал времени потенциалом,
а логический «0» — отсутствием импульсов (или наоборот
сания, необходимого для построения в заданных условиях еще несуществующего технического объекта на основе первичного описания этого объекта (технического задания).
В процессе проектирования интегральных микросхем выделяют стадии структурного проектирования, схемного проектирования
и конструктроско-технологического проектирования.
Стадия структурного проектирования микросхем состоит из структурного синтеза, входе которого на той или иной элементной базе создается структурная схема, обеспечивающая выполнение функций, определенных техническим заданием,
и структурного анализа, в процессе которого проверяется правильность функционирования синтезированной структуры при различных рабочих условиях и производится приближенная сравнительная оценка ее основных параметров. Обычно при проектировании микросхем создается несколько структурных вариантов, из которых выбираются наилучшие на основании результатов сравнения их параметров Для выбранных структурных вариантов производится схемное проектирование, результатом которого является электрическая схема разрабатываемой интегральной микросхемы. Схемное проектирование состоит из этапов схемного синтеза, входе которого создается электрическая схема, соответствующая выбранному варианту структуры, и анализа созданной схемы, в результате которого определяются ее основные электрические параметры. На этапе анализа решается задача параметрической оптимизации схемы. В процессе схемного проектирования обычно разрабатывается несколько вариантов электрических схем, которые отличаются структурой, элементной базой, значениями основных параметров. По результатам анализа производится выбор варианта электрической схемы, наилучшим образом удовлетворяющего требованиям технического задания.
Стадии структурного и схемного проектирование образуют процесс схемотехнического проектирования интегральных микро- схем.
Стадия конструкторско-технологического проектирования включает этапы выбора или разработки технологического процесса для изготовления микросхемы,
разработки ее топологии в соответствии с полученной электрической схемой, анализ полученной топологии с целью проверки ее правильности, расчет физико- технических параметров компонентов микросхемы.
Поскольку физико-технические параметры компонентов определяют их электрические параметры, после стадии конструкторско-технологического проектирования требуется повторить электрический анализ схемы с целью уточнения ее характеристик Классификация интегральных микросхем Классификация интегральных микросхем
По конструктивно-технологическому признаку различают полупроводниковые,
гибридные и прочие (пленочные, керамические и т. д) ИМС. В полупроводниковых ИМС все элементы и межэлементные соединения выполнены в объеме и на поверхности полупроводниковой подложки. По типу применяемых активных компонентов транзисторов) полупроводниковые микросхемы разделяют на микросхемы на биполярных транзисторах, микросхемы на МДП-транзисторах (МДП- микросхемы, микросхемы смешанной Би-КМДП-технологии. Гибридные интегральные микросхемы содержат пленочные пассивные элементы и навесные компоненты. В пленочных ИМС все элементы и межэлементные соединения выполнены в виде токопроводящих пленок. В зависимости от способа нанесения пленок на поверхность диэлектрической подложки и их толщины различают тонкопленочные
(толщина пленок менее мкм) и толстопленочные толщина пленок более 1мкм)
микросхемы.
По функциональному назначению все ИМС делятся на два класса цифровые и аналоговые Цифровые интегральные микросхемы (ЦИМС) предназначены для обработки информации, представленной в виде цифровых кодов. Характерной особенностью
ЦИМС является то, что в виде цифровых кодов представлены и входные, и выходные сигналы. Поэтому признаку аналого-цифровые и цифроаналоговые преобразователи относятся к классу аналоговых ИМС.
Внутри каждого класса ИМС принята более детальная классификация микросхем по функциональному назначению и по целому ряду других признаков.
По функциональному назначению ЦИМС разделяют на подгруппы (логические элементы, триггеры и др) и виды внутри подгрупп (триггеры счетные, универсальные, Шмитта и т. д.).
По способу представления двоичной информации цифровые интегральные микросхемы подразделяют на импульсные, динамические, потенциальные. В потенциальных цифровых схемах значения «0» и «1» представляются двумя различными уровнями электрического потенциала высокими низким. Для потенциальных элементов используют понятия положительной и отрицательной логики, которые отражают принятый способ кодирования двоичных цифр. При положительной логике высокий уровень электрического потенциала соответствует логической единице, а низкий — логическому нулю. При отрицательной логике высокий уровень электрического потенциала соответствует логическому нулю, а низкий — логической единице.
В импульсных цифровых схемах одно из значений логического сигнала (или «1») определяется наличием импульсов определенной длительности и амплитуды, а другое значение — отсутствием импульсов, то есть сохранением какого- либо постоянного потенциала. При положительной логике отсутствие импульсов соответствует логическому «0», а наличие — В динамических цифровых схемах логическая «1» представляется пачкой импульсов или возобновляемым через необходимый интервал времени потенциалом,
а логический «0» — отсутствием импульсов (или наоборот
Глава 1. Предмет микроэлектроники
В основе классификации цифровых микросхем по типу логики лежит принцип схемотехнического построения базового логического элемента серии микросхем. Потенциальные цифровые микросхемы, которые являются наиболее распространенными, по типу логики подразделяют наследующие основные классы транзисторно-транзисторной логики (ТТЛ) и транзисторно-транзисторной
логики с диодами Шоттки (ТТЛШ), логики на комплементарных МДП-транзи-
сторах (КМДП, КМОП), на МДП-транзисторах с каналом типа (n-МДП, n-
МОП) и на полевых транзисторах с затвором Шоттки на основе арсенида галлия
(ПТШ-GaAs).
Степень интеграции ЦИМС характеризуют коэффициентом компонентной интеграции к и коэффициентом функциональной интеграции k
ф
Коэффициент компонентной интеграции определяется выражением:
k
к
= lg N
к
,
(1.1)
где к общее число элементов и компонентов, расположенных на кристалле,
и характеризует, главным образом, уровень технологической сложности микросхемы. По величине коэффициента компонентной интеграции различают ИМС
первой степени интеграции, если к 1; ИМС второй степени интеграции, если
k
к
⩽ 2; ИМС третьей степени интеграции, если к 3; ИМС четвертой степени интеграции, если к 4; ИМС пятой степени интеграции, если к Для определения функциональной сложности ЦИМС используется коэффициент функциональной интеграции:
k
ф
= lg N
э
,
(1.2)
где э количество логических элементов И-НЕ либо ИЛИ-НЕ, расположенных на кристалле микросхемы. Если в качестве элементной базы используются другие логические элементы, то величина э определяется числом элементов И-НЕ либо
ИЛИ-НЕ, требуемых для реализации эквивалентной логической функции микросхемы. По величине коэффициента функциональной интеграции различают малые интегральные схемы (МИС), содержащие один или несколько логических элементов, когда ф 1 (триггер средние интегральные схемы (СИС), содержащие один или несколько функциональных узлов, когда ф 2 (счетчик, регистр, сумматор);
большие интегральные схемы (БИС, содержащие одно или несколько функциональных устройств, когда 2 ⩽ ф 4 (АЛУ, ЗУ); сверхбольшие интегральные схемы (СБИС), имеющие фи выполняющие функции целых цифровых систем
(микро-ЭВМ).
Для оценки сложности ЦИМС используется параметр, называемый плотностью упаковки γ = к, где V — объем кристалла без выводов.
Аналоговые интегральные микросхемы (АИМС) предназначены для обработки электрических сигналов, изменяющихся по законам непрерывных функций (аналоговых сигналов. Аналоговые сигналы представляют собой физические величины
(напряжение, ток, частота колебаний и т. д, мера которых отображает (кодирует)
информацию.
В зависимости от выполняемой функции аналоговые ИМС подразделяются наследующие классы операционные усилители, инструментальные ИМС, радиочастотные ИМС, силовые ИМС.
В основе классификации цифровых микросхем по типу логики лежит принцип схемотехнического построения базового логического элемента серии микросхем. Потенциальные цифровые микросхемы, которые являются наиболее распространенными, по типу логики подразделяют наследующие основные классы транзисторно-транзисторной логики (ТТЛ) и транзисторно-транзисторной
логики с диодами Шоттки (ТТЛШ), логики на комплементарных МДП-транзи-
сторах (КМДП, КМОП), на МДП-транзисторах с каналом типа (n-МДП, n-
МОП) и на полевых транзисторах с затвором Шоттки на основе арсенида галлия
(ПТШ-GaAs).
Степень интеграции ЦИМС характеризуют коэффициентом компонентной интеграции к и коэффициентом функциональной интеграции k
ф
Коэффициент компонентной интеграции определяется выражением:
k
к
= lg N
к
,
(1.1)
где к общее число элементов и компонентов, расположенных на кристалле,
и характеризует, главным образом, уровень технологической сложности микросхемы. По величине коэффициента компонентной интеграции различают ИМС
первой степени интеграции, если к 1; ИМС второй степени интеграции, если
k
к
⩽ 2; ИМС третьей степени интеграции, если к 3; ИМС четвертой степени интеграции, если к 4; ИМС пятой степени интеграции, если к Для определения функциональной сложности ЦИМС используется коэффициент функциональной интеграции:
k
ф
= lg N
э
,
(1.2)
где э количество логических элементов И-НЕ либо ИЛИ-НЕ, расположенных на кристалле микросхемы. Если в качестве элементной базы используются другие логические элементы, то величина э определяется числом элементов И-НЕ либо
ИЛИ-НЕ, требуемых для реализации эквивалентной логической функции микросхемы. По величине коэффициента функциональной интеграции различают малые интегральные схемы (МИС), содержащие один или несколько логических элементов, когда ф 1 (триггер средние интегральные схемы (СИС), содержащие один или несколько функциональных узлов, когда ф 2 (счетчик, регистр, сумматор);
большие интегральные схемы (БИС, содержащие одно или несколько функциональных устройств, когда 2 ⩽ ф 4 (АЛУ, ЗУ); сверхбольшие интегральные схемы (СБИС), имеющие фи выполняющие функции целых цифровых систем
(микро-ЭВМ).
Для оценки сложности ЦИМС используется параметр, называемый плотностью упаковки γ = к, где V — объем кристалла без выводов.
Аналоговые интегральные микросхемы (АИМС) предназначены для обработки электрических сигналов, изменяющихся по законам непрерывных функций (аналоговых сигналов. Аналоговые сигналы представляют собой физические величины
(напряжение, ток, частота колебаний и т. д, мера которых отображает (кодирует)
информацию.
В зависимости от выполняемой функции аналоговые ИМС подразделяются наследующие классы операционные усилители, инструментальные ИМС, радиочастотные ИМС, силовые ИМС.
Контрольные вопросы по главе Операционный усилитель — это многоцелевая ИМС, предназначенная для построения схем с фиксированным коэффициентом
и точно синтезированной передаточной функцией. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Инструментальная аналоговая ИМС — это многоцелевая ИМС,
осуществляющая прецизионные преобразования аналоговых сигналов с обеспечением выполнения комплекса требований поточности, частотным свойствами электрическим параметрам. От
операционных усилителей инструментальные ИМС отличаются
либо наличием цифровых цепей наряду с аналоговыми, либо внутренними обратными связями, реализующими стабилизацию опре-
делённых электрических параметров. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Радиочастотные ИМС предназначены для усиления и преобразования сигналов радиотехнического диапазона волн.
Силовые ИМС предназначены для использования в источниках вторичного электропитания, усилительных и передающих устройствах.
Среди аналоговых ИМС наибольшее применение получили операционные усилители, которые используются как основные функциональные узлы в различных линейных и нелинейных устройствах.
Контрольные вопросы по главе 1 1) Чем обусловлено ограничение на сопротивления резисторов и емкости конденсаторов, применяемых в микроэлектронных структурах) Что подразумевается под схемотехническим проектированием интегральных микросхем) К какому классу интегральных микросхем по функциональному назначению относятся микросхемы аналого-цифровых преобразователей) Какая полярность логики используется при представлении двоичной информации, если логической единице соответствует потенциал U
1
= −1.6 В,
а логическому нулю — потенциал U
0
= −0.8 В) Определить коэффициент функциональной интеграции триггера, построенного на основе двух логических элементов И-НЕ.
и точно синтезированной передаточной функцией. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Инструментальная аналоговая ИМС — это многоцелевая ИМС,
осуществляющая прецизионные преобразования аналоговых сигналов с обеспечением выполнения комплекса требований поточности, частотным свойствами электрическим параметрам. От
операционных усилителей инструментальные ИМС отличаются
либо наличием цифровых цепей наряду с аналоговыми, либо внутренними обратными связями, реализующими стабилизацию опре-
делённых электрических параметров. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Радиочастотные ИМС предназначены для усиления и преобразования сигналов радиотехнического диапазона волн.
Силовые ИМС предназначены для использования в источниках вторичного электропитания, усилительных и передающих устройствах.
Среди аналоговых ИМС наибольшее применение получили операционные усилители, которые используются как основные функциональные узлы в различных линейных и нелинейных устройствах.
Контрольные вопросы по главе 1 1) Чем обусловлено ограничение на сопротивления резисторов и емкости конденсаторов, применяемых в микроэлектронных структурах) Что подразумевается под схемотехническим проектированием интегральных микросхем) К какому классу интегральных микросхем по функциональному назначению относятся микросхемы аналого-цифровых преобразователей) Какая полярность логики используется при представлении двоичной информации, если логической единице соответствует потенциал U
1
= −1.6 В,
а логическому нулю — потенциал U
0
= −0.8 В) Определить коэффициент функциональной интеграции триггера, построенного на основе двух логических элементов И-НЕ.
Глава ХАРАКТЕРИСТИКИ И ПАРАМЕТРЫ
ЦИФРОВЫХ ИНТЕГРАЛЬНЫХ
МИКРОСХЕМ
Существует большое количество характеристик ЦИМС, определяющих работоспособность микросхем и снимаемых по определенным методикам. Характеристики ЦИМС делятся на статические и динамические. Статические характеристики представляют собой зависимости между входными и выходными токами и напряжениями в установившемся режиме работы. Динамические характеристики определяют поведение микросхем в переходных режимах, то есть при переключении из одного состояния в другое. По соответствующим характеристикам определяются статические и динамические параметры ЦИМС. Кроме статических и динамических параметров каждая интегральная микросхема характеризуется совокупностью конструктивных и схемотехнических параметров [6].
2.1 Схемотехнические и конструктивные параметры
ЦИФРОВЫХ ИНТЕГРАЛЬНЫХ
МИКРОСХЕМ
Существует большое количество характеристик ЦИМС, определяющих работоспособность микросхем и снимаемых по определенным методикам. Характеристики ЦИМС делятся на статические и динамические. Статические характеристики представляют собой зависимости между входными и выходными токами и напряжениями в установившемся режиме работы. Динамические характеристики определяют поведение микросхем в переходных режимах, то есть при переключении из одного состояния в другое. По соответствующим характеристикам определяются статические и динамические параметры ЦИМС. Кроме статических и динамических параметров каждая интегральная микросхема характеризуется совокупностью конструктивных и схемотехнических параметров [6].
2.1 Схемотехнические и конструктивные параметры
1 2 3 4 5 6 7 8 9 ... 18
Коэффициент k
об
объединения по входу логического элемента число входов логического элемента, по которым реализуется логическая функция, в том числе с учетом входов логических расширителей. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Для элементов многоступенчатой логики различают коэффициент объединения по логической функции ИЛИ били и коэффициент объединения по логической функции И б. и
2.2 Статические характеристики и параметры
15
Коэффициент k
раз
разветвления по выходу логического элемента (нагрузочная способность) — число единичных нагрузок, которые можно одновременно подключить к выходу логического элемента. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Единичной нагрузкой является один вход базового логического элемента данной серии ЦИМС. Для ряда элементов данной серии один вход может быть эквивалентен нескольким единичным нагрузкам. С увеличением числа нагрузок параметры ЦИМС ухудшаются. Допустимое количество входов элементов другой серии специально оговаривается Статические характеристики и параметры
К статическим характеристикам относятся входная, передаточная, выходная и обратная передаточная характеристики. Основными статическими характеристиками являются первые три Передаточная характеристика — зависимость выходного напряжения от входного напряжения, то есть U
вых
= f
пер
(U
вх
).
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
пор
U
1
.
пор
.
вых
U
0
.
пор
.
вых
U
0
U
1
U
U
D
0
пор
.
вх
U
1
пор
.
вх
U
+
П
U
-
П
U
0
П
U
1
П
U
1
U
0
U
вх
вых
U
U
=
A
B
C
a b
вых
U
вх
U
1 Рис. 2.1 – Передаточная характеристика инвертирующего элемента
Глава 2. Характеристики и параметры цифровых интегральных микросхем
Характеристика снимается для одного из входов ЦИМС, а остальные входы подключаются к цепи, в которой в зависимости от логической структуры элемента действуют уровни напряжения логического нуля или логической единицы при заданном количестве нагрузок з на выходе элемента. В зависимости от вида передаточной характеристики различают инвертирующие и неинвертирующие логические элементы. Для инвертирующего элемента высокому уровню входного потенциала соответствует низкий, а для неинвертирующего — высокий уровень потенциала на выходе. Передаточная характеристика инвертирующего элемента представлена на рис. По передаточной характеристике определяют пороговое напряжение п входное напряжение, малые отклонения от которого в ту или другую сторону приводят к переходу логического элемента на его выходе из состояния логической «1» в состояние логического или обратно вып, вып значения выходных пороговых напряжений логических и «0» соответственно, определяемых с помощью пороговых точек ив которых дифференциальный коэффициент усиления по напряжению −1 (рис. 2.1);
• логический перепад ∆U
= вып вып запас помехоустойчивости по уровню логического «0» пи по уровню логической «1» п разность напряжений, измеряемых по оси входных напряжений передаточной характеристики в рабочей точке и ближайшей к ней точке с единичным усилением помехозащищенность по уровню логического «0» пи по уровню логической п разность напряжений, измеряемых по оси входных напряжений передаточной характеристики в рабочей точке и пороговым напряжением помехоустойчивость по уровню логического «0» и «1» — отношение помехозащищенности к логическому перепаду уровни напряжения логического нуля и логической единицы Идеальная передаточная характеристика, для которой запас помехоустойчивости максимальный, должна соответствовать условиям вып, вып в. п в. п пи тогда п п п п ∆U/2. Для повышения помехоустойчивости необходимо увеличивать логический перепад и значения входных пороговых напряжений, однако увеличение логического перепада связано с ростом напряжения питания и увеличением потребляемой мощности, а увеличение пороговых напряжений приводит к уменьшению быстродействия.
При оценке помехоустойчивости используют напряжение статической помехи — наибольшее входное напряжение, не изменяющее состояния элемента.
Входная характеристика — зависимость входного тока от входного напряжения, то есть I
вх
= f
вх
(U
вх
).
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Характеристика снимается для одного из входов ЦИМС, а остальные входы подключаются к цепи, в которой в зависимости от логической структуры элемента действуют уровни напряжения логического нуля или логической единицы при заданном количестве нагрузок з на выходе элемента. В зависимости от вида передаточной характеристики различают инвертирующие и неинвертирующие логические элементы. Для инвертирующего элемента высокому уровню входного потенциала соответствует низкий, а для неинвертирующего — высокий уровень потенциала на выходе. Передаточная характеристика инвертирующего элемента представлена на рис. По передаточной характеристике определяют пороговое напряжение п входное напряжение, малые отклонения от которого в ту или другую сторону приводят к переходу логического элемента на его выходе из состояния логической «1» в состояние логического или обратно вып, вып значения выходных пороговых напряжений логических и «0» соответственно, определяемых с помощью пороговых точек ив которых дифференциальный коэффициент усиления по напряжению −1 (рис. 2.1);
• логический перепад ∆U
= вып вып запас помехоустойчивости по уровню логического «0» пи по уровню логической «1» п разность напряжений, измеряемых по оси входных напряжений передаточной характеристики в рабочей точке и ближайшей к ней точке с единичным усилением помехозащищенность по уровню логического «0» пи по уровню логической п разность напряжений, измеряемых по оси входных напряжений передаточной характеристики в рабочей точке и пороговым напряжением помехоустойчивость по уровню логического «0» и «1» — отношение помехозащищенности к логическому перепаду уровни напряжения логического нуля и логической единицы Идеальная передаточная характеристика, для которой запас помехоустойчивости максимальный, должна соответствовать условиям вып, вып в. п в. п пи тогда п п п п ∆U/2. Для повышения помехоустойчивости необходимо увеличивать логический перепад и значения входных пороговых напряжений, однако увеличение логического перепада связано с ростом напряжения питания и увеличением потребляемой мощности, а увеличение пороговых напряжений приводит к уменьшению быстродействия.
При оценке помехоустойчивости используют напряжение статической помехи — наибольшее входное напряжение, не изменяющее состояния элемента.
Входная характеристика — зависимость входного тока от входного напряжения, то есть I
вх
= f
вх
(U
вх
).
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.3 Динамические характеристики и параметры
17
Характеристика снимается для одного из входов ЦИМС, а остальные входы подключаются к цепи, в которой в зависимости от логической структуры элемента действуют уровни напряжения логического нуля или логической единицы при заданном количестве нагрузок з на выходе элемента. Из входной характеристики определяют входные токи логического нуля в и логической единицы в при уровнях напряжения в ив соответственно.
Выходная характеристика — зависимость выходного тока от
выходного напряжения, то есть I
вых
= f
вых
(U
вых
).
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Характеристика снимается для двух состояний элемента — элемент включен,
элемент выключен.
Инвертирующий элемент считается включенным, когда на его выходе действует напряжение низкого уровня, и выключенным, когда на его выходе действует напряжение высокого уровня. Неинвертирующий элемент считается включенным,
когда на его выходе действует напряжение высокого уровня, и выключенным, когда на его выходе действует напряжение низкого уровня.
Для изменения выходного напряжения используется внешний источник питания с регулируемыми полярностью и значением напряжения. Из выходной характеристики определяют выходные токи логического нуля вы и логической единицы
I
1
выx при уровнях напряжения вы ивы соответственно Динамические характеристики и параметры 0
U
,
D
1 0
U
,
D
9 0
U
D
U
,
D
1 0
U
,
D
9 0
0 1,
зд
t
1 0,
зд
t
0 1,
р
.
зд
t
1 0,
р
.
зд
t
0 1,
t
1 0,
t
1
U
1
U
0
U
0
U
вх
U
вых
U
t
t
U
,
D
5 Рис. 2.2 – Основные динамические параметры
Глава 2. Характеристики и параметры цифровых интегральных микросхем
Основные динамические параметры рассмотрим на примере инвертирующего элемента. Характер изменения входного и выходного напряжений инвертирующего логического элемента в общем случае показан на рис. Основными параметрами цифровых микросхем при работе в динамическом режиме являются [6]:
• Время перехода на выходе элемента из состояния логической единицы в состояние логического нуля — интервал времени, в течение которого напряжение на выходе элемента изменяется от значения U
1
− 0.9∆U до+ 0.1∆U.
• Время перехода на выходе элемента из состояния логического нуля
в состояние логической единицы — интервал времени, в течение которого напряжение на выходе элемента изменяется от значения U
0
+ 0.1∆U до 0.9∆U.
• Время задержки включения t
1,0
зд
— интервал времени между входными выходным сигналами при переходе выходного напряжения от уровня логической единицы к уровню логического нуля, измеренный на уровне 0.1 логического перепада входного сигнала и 0.9 логического перепада выходного сигнала Время задержки выключения t
0,1
зд
— интервал времени между входными выходным сигналами при переходе выходного напряжения от уровня логического нуля к уровню логической единицы, измеренный на уровне 0, 9 логического перепада входного сигнала и 0, 1 логического перепада выходного сигнала Время задержки распространения сигнала при включения t
1,0
зд. p
— интервал времени между входными выходным сигналами при переходе выходного напряжения от уровня логической единицы к уровню логического нуля,
измеренный на уровне 0.5 логического перепада входного и выходного сигналов Время задержки распространения сигнала при выключения t
0,1
зд. p
— интервал времени между входными выходным сигналами при переходе выходного напряжения от уровня логического нуля к уровню логической единицы, измеренный на уровне 0.5 логического перепада входного и выходного сигналов Среднее время задержки распространения сигнала
t
зд. p. cp
=
t
1,0
зд. p
+ t
0,1
зд .p
2
.
• Рабочая частота переключения п максимальная частота, на которой в наихудших условиях гарантируется срабатывание счетного триггера, составленного из логических элементов данной серии.
Динамическими характеристиками являются Динамическая нагрузочная характеристика
t
зд.p.cp
= f ( н или з) где н емкость нагрузки
2.4 Энергетические характеристики и параметры Формирующие характеристики — зависимость времени перехода элемента на его выходе из одного состояния в другое от времени перехода из одного состояния в другое входного сигнала:
t
1,0
выx
= f ( в) вы f ( в) .
2.4 Энергетические характеристики и параметры
Мощность, потребляемая микросхемой от источника питания, зависит от ее логического состояния. Микросхема потребляет ток п при вы и ток п при
U
выx
= U
1
, поэтому мощность потребления в состоянии логического нуля определяется выражением п U
ип
I
0
п
, а мощность потребления в состоянии логической
единицы — выражением п U
ип
I
1
п
Мощности потребления определяются при работе логического элемента в режиме холостого хода на выходе (без подключения нагрузок).
Средняя мощность потребления определяется в предположении,
что логический элемент периодически переключается со скважностью, равной двум, то есть половину периода на выходе формируется уровень логического нуля и половину периода — уровень логической единицы п. п+ P
0
п
2
Мощность потребления указывается в паспорте на один логический элемент или чаще на микросхему в целом.
В процессе переключения цифровых микросхем ток вцепи источника питания существенно увеличивается. Вследствие этого микросхемы потребляют дополнительную, динамическую, мощность дин, величина которой пропорциональна частоте переключения п. В результате средняя мощность, потребляемая микросхемой в режиме переключения, P = п. cp
+ дин оказывается больше, чем мощность
P
п. cp в статическом режиме. Для микросхем обычно приводят значение P при некоторой рабочей частоте, близкой к максимальной Для характеристики цифровых микросхем используют параметр,
называемый работой переключения п п. cp
t
зд. p. cp
. Этот показатель оказывается постоянным в диапазоне изменения мощности
P
п. cp. min
< п. cp
< пи характеризует качество схемотехнического проектирования и конструкторско-технологической реализации микросхемы
Основные динамические параметры рассмотрим на примере инвертирующего элемента. Характер изменения входного и выходного напряжений инвертирующего логического элемента в общем случае показан на рис. Основными параметрами цифровых микросхем при работе в динамическом режиме являются [6]:
• Время перехода на выходе элемента из состояния логической единицы в состояние логического нуля — интервал времени, в течение которого напряжение на выходе элемента изменяется от значения U
1
− 0.9∆U до+ 0.1∆U.
• Время перехода на выходе элемента из состояния логического нуля
в состояние логической единицы — интервал времени, в течение которого напряжение на выходе элемента изменяется от значения U
0
+ 0.1∆U до 0.9∆U.
• Время задержки включения t
1,0
зд
— интервал времени между входными выходным сигналами при переходе выходного напряжения от уровня логической единицы к уровню логического нуля, измеренный на уровне 0.1 логического перепада входного сигнала и 0.9 логического перепада выходного сигнала Время задержки выключения t
0,1
зд
— интервал времени между входными выходным сигналами при переходе выходного напряжения от уровня логического нуля к уровню логической единицы, измеренный на уровне 0, 9 логического перепада входного сигнала и 0, 1 логического перепада выходного сигнала Время задержки распространения сигнала при включения t
1,0
зд. p
— интервал времени между входными выходным сигналами при переходе выходного напряжения от уровня логической единицы к уровню логического нуля,
измеренный на уровне 0.5 логического перепада входного и выходного сигналов Время задержки распространения сигнала при выключения t
0,1
зд. p
— интервал времени между входными выходным сигналами при переходе выходного напряжения от уровня логического нуля к уровню логической единицы, измеренный на уровне 0.5 логического перепада входного и выходного сигналов Среднее время задержки распространения сигнала
t
зд. p. cp
=
t
1,0
зд. p
+ t
0,1
зд .p
2
.
• Рабочая частота переключения п максимальная частота, на которой в наихудших условиях гарантируется срабатывание счетного триггера, составленного из логических элементов данной серии.
Динамическими характеристиками являются Динамическая нагрузочная характеристика
t
зд.p.cp
= f ( н или з) где н емкость нагрузки
2.4 Энергетические характеристики и параметры Формирующие характеристики — зависимость времени перехода элемента на его выходе из одного состояния в другое от времени перехода из одного состояния в другое входного сигнала:
t
1,0
выx
= f ( в) вы f ( в) .
2.4 Энергетические характеристики и параметры
Мощность, потребляемая микросхемой от источника питания, зависит от ее логического состояния. Микросхема потребляет ток п при вы и ток п при
U
выx
= U
1
, поэтому мощность потребления в состоянии логического нуля определяется выражением п U
ип
I
0
п
, а мощность потребления в состоянии логической
единицы — выражением п U
ип
I
1
п
Мощности потребления определяются при работе логического элемента в режиме холостого хода на выходе (без подключения нагрузок).
Средняя мощность потребления определяется в предположении,
что логический элемент периодически переключается со скважностью, равной двум, то есть половину периода на выходе формируется уровень логического нуля и половину периода — уровень логической единицы п. п+ P
0
п
2
Мощность потребления указывается в паспорте на один логический элемент или чаще на микросхему в целом.
В процессе переключения цифровых микросхем ток вцепи источника питания существенно увеличивается. Вследствие этого микросхемы потребляют дополнительную, динамическую, мощность дин, величина которой пропорциональна частоте переключения п. В результате средняя мощность, потребляемая микросхемой в режиме переключения, P = п. cp
+ дин оказывается больше, чем мощность
P
п. cp в статическом режиме. Для микросхем обычно приводят значение P при некоторой рабочей частоте, близкой к максимальной Для характеристики цифровых микросхем используют параметр,
называемый работой переключения п п. cp
t
зд. p. cp
. Этот показатель оказывается постоянным в диапазоне изменения мощности
P
п. cp. min
< п. cp
< пи характеризует качество схемотехнического проектирования и конструкторско-технологической реализации микросхемы
Глава 2. Характеристики и параметры цифровых интегральных микросхем
Контрольные вопросы по главе 2 1) Определить логический перепад, если значения выходных пороговых напряжений логических «1» и «0» соответственно составляют вып В,
U
0
выx. п 0.4 В) Определить помехозащищенность по уровню логического «0», если уровень напряжения логического нуля U
0
= 0.4 В, а пороговое напряжение
U
пop
= 2 В) Определить помехоустойчивость идеальной передаточной характеристики) Определить среднее время задержки распространения сигнала, если время задержки распространения сигнала при включении составляет t
1,0
зд. p
= 18 нс,
а время задержки распространения сигнала при выключения t
0,1
зд. p
= 20 нс) Определить средний ток, потребляемый интегральной микросхемой от источника питания, если средняя статическая мощность потребления составляет п. cp
= 60 мВт, а напряжение источника питания U
ип
= 5 В
Контрольные вопросы по главе 2 1) Определить логический перепад, если значения выходных пороговых напряжений логических «1» и «0» соответственно составляют вып В,
U
0
выx. п 0.4 В) Определить помехозащищенность по уровню логического «0», если уровень напряжения логического нуля U
0
= 0.4 В, а пороговое напряжение
U
пop
= 2 В) Определить помехоустойчивость идеальной передаточной характеристики) Определить среднее время задержки распространения сигнала, если время задержки распространения сигнала при включении составляет t
1,0
зд. p
= 18 нс,
а время задержки распространения сигнала при выключения t
0,1
зд. p
= 20 нс) Определить средний ток, потребляемый интегральной микросхемой от источника питания, если средняя статическая мощность потребления составляет п. cp
= 60 мВт, а напряжение источника питания U
ип
= 5 В
Глава МАТЕМАТИЧЕСКИЙ АППАРАТ ЦИФРОВОЙ
МИКРОЭЛЕКТРОНИКИ
3.1 Арифметические коды
В цифровых системах применяют специальные коды для представления чисел.
Основной арифметической операцией, технически реализуемой в цифровой электронике, является операция арифметического сложения. Для выполнения операции алгебраического сложения применяют специальные коды представления чисел со знаком прямой, обратный и дополнительный. При этом один из разрядов разрядной сетки (чаще всего старший) предназначен для отображения знака числа, причем для положительных чисел в знаковом разряде устанавливается цифра а для отрицательных — цифра 1. Прямой, обратный и дополнительный коды положительных чисел совпадают. Прямой код отрицательных чисел содержит цифру в знаковом разряде и двоичное значение модуля числа в остальных разрядах разрядной сетки. Для получения обратного кода отрицательного числа необходимо проинвертировать цифры всех разрядов прямого кода, кроме знакового разряда
(единицы заменить нулями, а нули — единицами. Перевод отрицательного числа из обратного кода в прямой осуществляется потому же правилу, что и из прямого кода в обратный. Для получения дополнительного кода отрицательных чисел необходимо выполнить арифметическое сложение обратного кода с числом 1, то есть проинвертировать все разряды прямого кода, кроме знакового разряда, и арифметически добавить число 1. Перевод отрицательного числа из дополнительного кода в прямой осуществляется потому же правилу, что и из прямого кода в дополни- тельный.
Сложение чисел с одинаковыми знаками достаточно просто реализуется в прямом коде арифметически складываются модули чисел, а в знаковый разряд суммы устанавливается цифра, соответствующая знакам слагаемых. Значительно более сложно реализовать в прямом коде операцию сложения чисел с разными знаками
МИКРОЭЛЕКТРОНИКИ
3.1 Арифметические коды
В цифровых системах применяют специальные коды для представления чисел.
Основной арифметической операцией, технически реализуемой в цифровой электронике, является операция арифметического сложения. Для выполнения операции алгебраического сложения применяют специальные коды представления чисел со знаком прямой, обратный и дополнительный. При этом один из разрядов разрядной сетки (чаще всего старший) предназначен для отображения знака числа, причем для положительных чисел в знаковом разряде устанавливается цифра а для отрицательных — цифра 1. Прямой, обратный и дополнительный коды положительных чисел совпадают. Прямой код отрицательных чисел содержит цифру в знаковом разряде и двоичное значение модуля числа в остальных разрядах разрядной сетки. Для получения обратного кода отрицательного числа необходимо проинвертировать цифры всех разрядов прямого кода, кроме знакового разряда
(единицы заменить нулями, а нули — единицами. Перевод отрицательного числа из обратного кода в прямой осуществляется потому же правилу, что и из прямого кода в обратный. Для получения дополнительного кода отрицательных чисел необходимо выполнить арифметическое сложение обратного кода с числом 1, то есть проинвертировать все разряды прямого кода, кроме знакового разряда, и арифметически добавить число 1. Перевод отрицательного числа из дополнительного кода в прямой осуществляется потому же правилу, что и из прямого кода в дополни- тельный.
Сложение чисел с одинаковыми знаками достаточно просто реализуется в прямом коде арифметически складываются модули чисел, а в знаковый разряд суммы устанавливается цифра, соответствующая знакам слагаемых. Значительно более сложно реализовать в прямом коде операцию сложения чисел с разными знаками
Глава 3. Математический аппарат цифровой микроэлектроники
необходимо определять большее по модулю число, выполнять вычитание и присваивать разности знак большего по модулю числа. Поэтому в цифровой электронике операция алгебраического сложения сводится к операции арифметического сложения с использованием дополнительного кода.
При алгебраическом сложении с использованием дополнительного
кода арифметически суммируются дополнительные коды слагаемых, включая знаковые разряды, которые при этом рассматриваются как обычные старшие разряды чисел. При возникновении переноса из знакового разряда единица переноса отбрасывается. Результат сложения формируется в дополнительном коде, если разрядная сетка не переполняется, а его знак определяется получившимся значением знакового разряда.
Операция вычитания с использованием дополнительного кода сводится копе- рации алгебраического сложения. При этом предварительно преобразуется вычитаемое инвертируются все его разряды, включая знаковый разряди арифметически добавляется единица.
Например, определим разность чисел 22 и 13 при разрядной сетке. Так как уменьшаемое и вычитаемое — положительные числа, их дополнительные двоичные коды совпадают с прямыми 22 10
= 00010110 2
, 13 10
= 00001101 2
. Инвертируя все разряды вычитаемого, включая знаковый разряди арифметически добавляя получим 0 0 0 1 1 0 1 1 1 1 1 0 0 1 0
+
1 1 1 1 1 0 0 1 Арифметически суммируя коды 00010110 и 11110011, найдем 0 0 1 0 1 1 0 1 1 1 1 0 0 1 1 1 0 0 0 0 1 0 0 разность в дополнительном коде знаковый разряд
Значение знакового разряда равно 0, поэтому получено положительное число 2
= 9 Для вычитания числа 22 из числа 13 инвертируем все разряды, включая знаковый разряд, числа 22 10
= 00010110 и арифметически добавляем единицу. В результате получаем
3.1 Арифметические коды 0 0 1 0 1 1 0 1 1 1 0 1 0 0 1
+
1 1 1 1 0 1 0 1 Арифметически суммируя коды 00001101 и 11101010, найдем 0 0 0 1 1 0 1 1 1 1 0 1 0 1 0 1 1 1 1 0 1 1 разность в дополнительном коде знаковый разряд
Поскольку значение знакового разряда равно 1, получено отрицательное число,
представленное в дополнительном коде. Переводя разность в прямой код, определим 1 1 1 0 1 1 1 1 0 0 0 1 0 0 0
+
1 1 0 0 0 1 0 0 то есть 10001001 2
= −9 В цифровых устройствах обрабатывается и хранится не только числовая, но и алфавитно-цифровая информация, содержащая цифры, буквы, математические и другие символы, которые представляются соответствующими двоичными кодами.
При взаимодействии цифровых устройств с оператором вводимая и выводимая числовая информация зачастую должна быть представлена в десятичной системе счисления, тогда как ее обработка и хранение осуществляется в форме двоичных кодов. Однако перевод десятичных чисел в двоичную систему счисления и обратно требует использования достаточно сложных схем преобразователей и занимает относительно долгое время. В связи с этим для представления в цифровых системах десятичных чисел используются специальные двоично-десятичные коды.
В двоично-десятичном коде 8–4–2–1 каждая цифра десятичного числа представляется соответствующим двоичным четырехразрядным числом (двоичной тетрадой. Например 5
0001 1
0111 Код 8–4–2–1 удобен для перевода в цифровых устройствах чисел из десятичной системы в двоичную систему и обратно, поскольку является естественным представлением десятичных чисел в двоичной системе. Этот код аддитивен, то есть сумма двоичных кодов цифр есть двоичный код их суммы. Однако использование этого кода сопряжено с трудностью обнаружения переноса в следующий десятичный разряда также со сложностью перехода к обратными дополнительным кодам
необходимо определять большее по модулю число, выполнять вычитание и присваивать разности знак большего по модулю числа. Поэтому в цифровой электронике операция алгебраического сложения сводится к операции арифметического сложения с использованием дополнительного кода.
При алгебраическом сложении с использованием дополнительного
кода арифметически суммируются дополнительные коды слагаемых, включая знаковые разряды, которые при этом рассматриваются как обычные старшие разряды чисел. При возникновении переноса из знакового разряда единица переноса отбрасывается. Результат сложения формируется в дополнительном коде, если разрядная сетка не переполняется, а его знак определяется получившимся значением знакового разряда.
Операция вычитания с использованием дополнительного кода сводится копе- рации алгебраического сложения. При этом предварительно преобразуется вычитаемое инвертируются все его разряды, включая знаковый разряди арифметически добавляется единица.
Например, определим разность чисел 22 и 13 при разрядной сетке. Так как уменьшаемое и вычитаемое — положительные числа, их дополнительные двоичные коды совпадают с прямыми 22 10
= 00010110 2
, 13 10
= 00001101 2
. Инвертируя все разряды вычитаемого, включая знаковый разряди арифметически добавляя получим 0 0 0 1 1 0 1 1 1 1 1 0 0 1 0
+
1 1 1 1 1 0 0 1 Арифметически суммируя коды 00010110 и 11110011, найдем 0 0 1 0 1 1 0 1 1 1 1 0 0 1 1 1 0 0 0 0 1 0 0 разность в дополнительном коде знаковый разряд
Значение знакового разряда равно 0, поэтому получено положительное число 2
= 9 Для вычитания числа 22 из числа 13 инвертируем все разряды, включая знаковый разряд, числа 22 10
= 00010110 и арифметически добавляем единицу. В результате получаем
3.1 Арифметические коды 0 0 1 0 1 1 0 1 1 1 0 1 0 0 1
+
1 1 1 1 0 1 0 1 Арифметически суммируя коды 00001101 и 11101010, найдем 0 0 0 1 1 0 1 1 1 1 0 1 0 1 0 1 1 1 1 0 1 1 разность в дополнительном коде знаковый разряд
Поскольку значение знакового разряда равно 1, получено отрицательное число,
представленное в дополнительном коде. Переводя разность в прямой код, определим 1 1 1 0 1 1 1 1 0 0 0 1 0 0 0
+
1 1 0 0 0 1 0 0 то есть 10001001 2
= −9 В цифровых устройствах обрабатывается и хранится не только числовая, но и алфавитно-цифровая информация, содержащая цифры, буквы, математические и другие символы, которые представляются соответствующими двоичными кодами.
При взаимодействии цифровых устройств с оператором вводимая и выводимая числовая информация зачастую должна быть представлена в десятичной системе счисления, тогда как ее обработка и хранение осуществляется в форме двоичных кодов. Однако перевод десятичных чисел в двоичную систему счисления и обратно требует использования достаточно сложных схем преобразователей и занимает относительно долгое время. В связи с этим для представления в цифровых системах десятичных чисел используются специальные двоично-десятичные коды.
В двоично-десятичном коде 8–4–2–1 каждая цифра десятичного числа представляется соответствующим двоичным четырехразрядным числом (двоичной тетрадой. Например 5
0001 1
0111 Код 8–4–2–1 удобен для перевода в цифровых устройствах чисел из десятичной системы в двоичную систему и обратно, поскольку является естественным представлением десятичных чисел в двоичной системе. Этот код аддитивен, то есть сумма двоичных кодов цифр есть двоичный код их суммы. Однако использование этого кода сопряжено с трудностью обнаружения переноса в следующий десятичный разряда также со сложностью перехода к обратными дополнительным кодам
Глава 3. Математический аппарат цифровой микроэлектроники Функции алгебры логики и их основные свойства
Булевой функцией (БФ) называется функция, аргументами которой являются логические переменные, а сама функция, как и ее аргументы, может принимать только два значения истинно — 1 или ложно — 0. Если булева функция зависит от L аргументов, то ее аргументы образуют логических (двоичных) наборов значений, которые нумеруются от 0 до 2
L
− 1. На каждом наборе аргументов функция может принимать значение 0 или 1. Таким образом, булева функция от L аргументов может быть полностью задана таблицей, содержащей строк, в которых записываются всевозможные двоичные наборы значений аргументов и указаны значения функции на каждом наборе. Такая таблица называется таблицей истинности. Пример табличного задания функции y(x
1
, x
2
, x
3
) представлен в табл. Таблица 3.1 – Таблица истинности логической функции y(x
1
, x
2
, Номер набора, x
2
, x
3
)
0 0
0 0
0 1
0 0
1 1
2 0
1 0
1 3
0 1
1 0
4 1
0 0
1 5
1 0
1 0
6 1
1 0
0 7
1 1
1 Значения булевой функции могут быть заданы не на всех возможных наборах значений аргументов. Такие булевы функции называют неполностью определенными или частичными.
Для наборов значений аргументов, на которых частичная функция не определена, в столбце значений функции таблицы истинности указывается знак Частичная булева функция может быть доопределена путем подстановки на место со знаком «x» 0 либо 1. Таким образом, если функция не определена на k наборах значений аргументов, то путем ее возможных доопределений можно получить различных полностью определенных булевых функций.
Полностью определенная булева функция y(x
1
, . . ., x
l
, . . .x
L
) существенно зависит от аргумента x
l
, если выполняется соотношение y(x
1
, . . ., 0, . . .x
L
) ≠ y(x
1
, . . ., 1, . . В противном случае функция фактически не зависит от аргумента x
l
, который является ее фиктивным аргументом.
Важное значение в алгебре логики играют булевы функции, называемые кон-
ституентой единицы (минтермом) и конституентой нуля (макстермом).
Булевой функцией (БФ) называется функция, аргументами которой являются логические переменные, а сама функция, как и ее аргументы, может принимать только два значения истинно — 1 или ложно — 0. Если булева функция зависит от L аргументов, то ее аргументы образуют логических (двоичных) наборов значений, которые нумеруются от 0 до 2
L
− 1. На каждом наборе аргументов функция может принимать значение 0 или 1. Таким образом, булева функция от L аргументов может быть полностью задана таблицей, содержащей строк, в которых записываются всевозможные двоичные наборы значений аргументов и указаны значения функции на каждом наборе. Такая таблица называется таблицей истинности. Пример табличного задания функции y(x
1
, x
2
, x
3
) представлен в табл. Таблица 3.1 – Таблица истинности логической функции y(x
1
, x
2
, Номер набора, x
2
, x
3
)
0 0
0 0
0 1
0 0
1 1
2 0
1 0
1 3
0 1
1 0
4 1
0 0
1 5
1 0
1 0
6 1
1 0
0 7
1 1
1 Значения булевой функции могут быть заданы не на всех возможных наборах значений аргументов. Такие булевы функции называют неполностью определенными или частичными.
Для наборов значений аргументов, на которых частичная функция не определена, в столбце значений функции таблицы истинности указывается знак Частичная булева функция может быть доопределена путем подстановки на место со знаком «x» 0 либо 1. Таким образом, если функция не определена на k наборах значений аргументов, то путем ее возможных доопределений можно получить различных полностью определенных булевых функций.
Полностью определенная булева функция y(x
1
, . . ., x
l
, . . .x
L
) существенно зависит от аргумента x
l
, если выполняется соотношение y(x
1
, . . ., 0, . . .x
L
) ≠ y(x
1
, . . ., 1, . . В противном случае функция фактически не зависит от аргумента x
l
, который является ее фиктивным аргументом.
Важное значение в алгебре логики играют булевы функции, называемые кон-
ституентой единицы (минтермом) и конституентой нуля (макстермом).
1 2 3 4 5 6 7 8 9 ... 18
3.2 Функции алгебры логики и их основные свойства
25
Конституента единицы (минтерм) от L аргументов — это булева функция, которая принимает единичное значение только на
одном логическом наборе значений аргументов, а на остальных − 1) логических наборах обращается в нуль. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Конституента нуля (макстерм) от L аргументов — это булева
функция, которая принимает нулевое значение только на одном
логическом наборе значений аргументов, а на остальных − логических наборах обращается в единицу. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Число различных булевых функций от L аргументов конечно и равно 2 Рассмотрим более подробно булевы функции, имеющие наиболее важное практическое значение.
Булева функция инверсия, отрицание x или логическое НЕ (читается не зависит от одного аргумента, принимает значение логической единицы, когда аргумент равен логическому нулю, и наоборот. Запись функции имеет вид f = Булева функция дизъюнкция функция ИЛИ, логическое сложение) в общем случае может зависеть от L аргументов и представляет собой логическую функцию типа конституенты нуля, которая обращается в нуль только в том случае, когда все аргументы равны нулю, ив единицу на всех остальных наборах аргументов. Запись дизъюнкции от L аргументов имеет вид, x
2
, . . ., x
L
) = x
1
+ x
2
+ . . . + Булева функция конъюнкция функция И, логическое умножение) в общем случае может зависеть от L аргументов и представляет собой логическую функцию типа конституенты единицы, которая обращается в единицу только в том случае,
когда все аргументы равны единице, ив нуль на всех остальных наборах аргументов. Запись конъюнкции от L аргументов имеет вид, x
2
, . . ., x
L
) = x
1
⋅ x
2
⋅ . . . ⋅ Булева функция стрелка Пирса функция Пирса, функция «ИЛИ-НЕ») в общем случае может зависеть от L аргументов и представляет собой логическую функцию типа конституенты единицы, которая обращается в единицу только в том случае, когда все аргументы равны нулю, ив нуль на всех остальных наборах аргументов. Запись функции Пирса от L аргументов имеет вид, x
2
, . . ., x
L
) = x
1
+ x
2
+ . . . + Булева функция штрих Шеффера» функция Шеффера, функция «И-НЕ»)
в общем случае может зависеть от L аргументов и представляет собой логическую функцию типа конституенты нуля, которая обращается в нуль только в том случае, когда все аргументы равны единице, ив единицу на всех остальных наборах аргументов. Запись функции Шеффера от L аргументов имеет вид, x
2
, . . ., x
L
) = x
1
⋅ x
2
⋅ . . . ⋅ x
L
.
(3.4)
Глава 3. Математический аппарат цифровой микроэлектроники
Булева функция исключающее ИЛИ функция сложения по модулю 2) в общем случае может зависеть от L аргументов и представляет собой логическую функцию, которая обращается в единицу, если нечетное количество аргументов принимает единичное значение, ив нуль, если единичное значение принимают четное количество аргументов. Запись функции исключающее ИЛИ от L аргументов имеет вид, x
2
, . . ., x
L
) = x
1
⊕ x
2
⊕ . . . ⊕ x
L
.
(3.5)
3.3 Основные законы алгебры логики
Свойства дизъюнкции, конъюнкции и функции исключающее ИЛИ».
Функции дизъюнкции и конъюнкции обладают свойством коммутативности+ x
2
= x
2
+ x
1
,
x
1
x
2
= x
2
x
1
,
x
1
⊕ x
2
= x
2
⊕ Функции дизъюнкции и конъюнкции обладают свойством ассоциативности+ x
2
) + x
3
= x
1
+ (x
2
+ x
3
) = x
1
+ x
2
+ x
3
,
(x
1
x
2
) x
3
= x
1
(x
2
x
3
) = x
1
x
2
x
3
,
(x
1
⊕ x
2
) ⊕ x
3
= x
1
⊕ (x
2
⊕ x
3
) = x
1
⊕ x
2
⊕ что позволяет удалять скобки.
Конъюнкция дистрибутивна относительно дизъюнкции и относительно функции исключающее ИЛИ+ x
3
) = x
1
x
2
+ x
1
x
3
,
x
1
(x
2
⊕ x
3
) = x
1
x
2
⊕ что позволяет раскрывать скобки в более сложных булевых выражениях и выносить общий множитель за скобки.
Дизъюнкция дистрибутивна относительно конъюнкции+ (x
2
x
3
) = (x
1
+ x
2
) (x
1
+ x
3
) Конъюнкция и дизъюнкция обладают свойством идемпотентности:
x
+ x = x,
xx
= откуда следует, что в булевых выражениях нет ни коэффициентов, ни степеней.
Теорема де Моргана (теорема двойственности).
Инверсия конъюнкции есть дизъюнкция инверсий; инверсия дизъюнкции есть конъюнкция инверсий:
x
1
x
2
= x
1
+ x
2
,
x
1
+ x
2
= x
1
⋅ С применением метода математической индукции свойства конъюнкции, дизъюнкции, функции исключающее ИЛИ, а также теорему де Моргана, сформулированные для минимального числа переменных, могут быть распространены на произвольное число переменных.
Теорема поглощени:
Булева функция исключающее ИЛИ функция сложения по модулю 2) в общем случае может зависеть от L аргументов и представляет собой логическую функцию, которая обращается в единицу, если нечетное количество аргументов принимает единичное значение, ив нуль, если единичное значение принимают четное количество аргументов. Запись функции исключающее ИЛИ от L аргументов имеет вид, x
2
, . . ., x
L
) = x
1
⊕ x
2
⊕ . . . ⊕ x
L
.
(3.5)
3.3 Основные законы алгебры логики
Свойства дизъюнкции, конъюнкции и функции исключающее ИЛИ».
Функции дизъюнкции и конъюнкции обладают свойством коммутативности+ x
2
= x
2
+ x
1
,
x
1
x
2
= x
2
x
1
,
x
1
⊕ x
2
= x
2
⊕ Функции дизъюнкции и конъюнкции обладают свойством ассоциативности+ x
2
) + x
3
= x
1
+ (x
2
+ x
3
) = x
1
+ x
2
+ x
3
,
(x
1
x
2
) x
3
= x
1
(x
2
x
3
) = x
1
x
2
x
3
,
(x
1
⊕ x
2
) ⊕ x
3
= x
1
⊕ (x
2
⊕ x
3
) = x
1
⊕ x
2
⊕ что позволяет удалять скобки.
Конъюнкция дистрибутивна относительно дизъюнкции и относительно функции исключающее ИЛИ+ x
3
) = x
1
x
2
+ x
1
x
3
,
x
1
(x
2
⊕ x
3
) = x
1
x
2
⊕ что позволяет раскрывать скобки в более сложных булевых выражениях и выносить общий множитель за скобки.
Дизъюнкция дистрибутивна относительно конъюнкции+ (x
2
x
3
) = (x
1
+ x
2
) (x
1
+ x
3
) Конъюнкция и дизъюнкция обладают свойством идемпотентности:
x
+ x = x,
xx
= откуда следует, что в булевых выражениях нет ни коэффициентов, ни степеней.
Теорема де Моргана (теорема двойственности).
Инверсия конъюнкции есть дизъюнкция инверсий; инверсия дизъюнкции есть конъюнкция инверсий:
x
1
x
2
= x
1
+ x
2
,
x
1
+ x
2
= x
1
⋅ С применением метода математической индукции свойства конъюнкции, дизъюнкции, функции исключающее ИЛИ, а также теорему де Моргана, сформулированные для минимального числа переменных, могут быть распространены на произвольное число переменных.
Теорема поглощени:
3.4 Алгебраические формы представления функций алгебры логики+ x
1
x
2
= x
1
— дизъюнктивная форма+ x
2
) = x
1
— конъюнктивная форма.
Теорема склеивания+ x
1
x
2
= x
1
— дизъюнктивная форма+ x
2
) (x
1
+ x
2
) = x
1
— конъюнктивная форма.
Теоремы одной переменной+ 0 = x x ⋅ 0 = 0 x ⊕ 0 = x x = x
x
+ 1 = 1 x ⋅ 1 = x x ⊕ 1 = x
x
+ x = x x ⋅ x = x x ⊕ x = 0
x
+ x = 1 x ⋅ x = 0 x ⊕ x = 1 3.4 Алгебраические формы представления функций алгебры логики
Алгебраическая форма представления функций алгебры логики предусматривает запись функции в форме логического выражения, показывающего, какие логические операции ив какой последовательности должны выполняться над аргументами функции.
Логические выражения, представляющие собой дизъюнкции отдельных членов, каждый из которых, в свою очередь, есть некоторая функция, содержащая только конъюнкции и инверсии, называются логическими выражениями дизъюнктивной формы.
Дизъюнктивная форма представления булевой функции, в которой инверсия применяется лишь непосредственно к аргументам, ноне к более сложным функциям от этих аргументов, называется дизъюнктивной нормальной формой (ДНФ) представления функции.
Если каждый член дизъюнктивной нормальной формы булевой функции от L аргументов содержит все L аргументов, то такая форма представления называется совершенной дизъюнктивной
нормальной формой (СДНФ) булевой функции
Глава 3. Математический аппарат цифровой микроэлектроники
Логические выражения, представляющие собой конъюнкции отдельных членов, каждый из которых, в свою очередь, есть некоторая функция, содержащая только дизъюнкции и инверсии, называются логическими выражениями конъюнктивной формы.
По аналогии с дизъюнктивными формами различают конъюнктивную нормальную форму (КНФ) и совершенную конъюнктивную нормальную форму (СКНФ).
Целесообразность записи функций в дизъюнктивной и конъюнктивных формах определяется исходя из характера задания функции.
Если произвольная булева функция от L аргументов задана перечислением всех наборов аргументов, обращающих ее в единицу, то для каждого из этих наборов составляют конституенту единицы с помощью конъюнкций и инверсий и затем образуют дизъюнкцию всех этих конституент. Конституенту единицы от всех аргументов составляют по правилу в каждом ом наборе L аргументов, которые обращают функцию в конституенту единицы, аргументы, равные нулю, записывают с инверсией, а аргументы, равные единице, — без инверсии. Например, для функции четырех аргументов f (x
1
, x
2
, x
3
, x
4
) = (2, 10) СДНФ имеет вид (x
1
, x
2
, x
3
, x
4
) = x
1
⋅ x
2
⋅ x
3
⋅ x
4
+ x
1
⋅ x
2
⋅ x
3
⋅ Если произвольная булева функция от L аргументов задана перечислением всех наборов аргументов, обращающих ее в нуль, то для каждого из этих наборов составляют конституенту нуля с помощью дизъюнкций и инверсий и затем образуют конъюнкцию всех этих конституент. Конституенту нуля от всех L аргументов составляют по правилу в каждом ом наборе L аргументом, которые обращают функцию в конституенту нуля, аргументы, равные единице, записывают с инверсией, а аргументы, равные нулю, — без инверсии. Например, для функции четырех аргументов f (x
1
, x
2
, x
3
, x
4
) = (0, 1, 2, 3, 4, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15) СКНФ имеет вид (x
1
, x
2
, x
3
, x
4
) = (x
1
+ x
2
+ x
3
+ x
4
) (x
1
+ x
2
+ x
3
+ x
4
) Булева функция в СДНФ может быть получена на основе таблицы истинности.
Чтобы осуществить переход от табличного представления функции к алгебраическому в СДНФ, каждому набору аргументов ставится в соответствие минтерм конъюнкция всех аргументов, которые входят в прямом виде, если значение аргумента в данном наборе равно единице, либо в инверсном виде, если значение аргумента равно нулю. Для L аргументов составляются q = 2
L
минтермов: m
0
,
m
1
,. . ., m
q−1
. Все минтермы функции двух переменных даны в табл. Алгебраическое выражение булевой функции F в СДНФ имеет вид где f
i
, m
i
— значение функции и минтерм, соответствующие ому набору аргументов функции
3.5 Минимизация функций алгебра логики
29
Таблица 3.2 – Минтермы и макстермы логической функции двух переменных
x
1
x
2
Минтермы
Макстермы
Значения функции F
0 0
m
0
= x
1
x
2
M
0
= x
1
+ x
2 1
0 1
m
1
= x
1
x
2
M
1
= x
1
+ x
2 0
1 0
m
2
= x
1
x
2
M
2
= x
1
+ x
2 1
1 1
m
3
= x
1
x
2
M
3
= x
1
+ x
2 Используя формулу (3.6), получим выражение в СДНФ булевой функции, заданной в таблице 3.2, (L = 2, q = 2 2
= 4):
F
=
3
∑
i=0
f
i
m
i
= 1 ⋅ m
0
+ 0 ⋅ m
1
+ 1 ⋅ m
2
+ 1 ⋅ m
3
= m
0
+ m
2
+ m
3
= x
1
x
2
+ x
1
x
2
+ Для перехода от табличного представления функции к алгебраическому в СКНФ
каждому набору аргументов ставится в соответствие макстерм — дизъюнкция всех аргументов, которые входят в прямом виде, если значение аргумента в данном наборе равно нулю, либо в инверсном виде, если значение аргумента равно единице. Для функции L переменных составляются q = 2
L
макстермов: M
0
, M
1
, . . ., Между макстермами и минтермами существует вполне определенная связь (табл. состоящая в том, что макстерм — это инверсия одноименного минтерма, а минтерм,
в свою очередь, — инверсия одноименного макстерма:
M
i
= m
i
,
m
i
= где i = 0, 2
L
− Алгебраическое выражение булевой функции F в СКНФ имеет вид [1]:
F
=
q−1
∑
i=0
f
i
m
i
=
q−1
∏
i=0
f
i
m
i
=
q−1
∏
i=0
(f
i
+ m
i
) =
q−1
∏
i=0
(f
i
+ m
i
) =
q−1
∏
i=0
(f
i
+ где f
i
, M
i
— значение функции и макстерм, соответствующие ому набору аргументов функции.
На основе формулы (3.8) получим выражение в СКНФ булевой функции, заданной в таблице 3.2 (L = 2, q = 2 2
= 4):
F
=
3
∏
i=0
(f
i
+ M
i
) = (1 + M
0
) (0 + M
1
) (1 + M
2
) (1 + M
3
) = M
1
= x
1
+ Используя законы алгебры логики, нетрудно доказать эквивалентность полученных алгебраических выражений рассмотренной булевой функции в СДНФ и СКНФ:
F
= x
1
x
2
+ x
1
x
2
+ x
1
x
2
= x
1
x
2
+ x
1
x
2
+ x
1
x
2
+ x
1
x
2
= (x
1
x
2
+ x
1
x
2
) + (x
1
x
2
+ x
1
x
2
) =
= x
2
(x
1
+ x
1
) + x
1
(x
2
+ x
2
) = x
2
+ x
1
= x
1
+ Если в выражениях (3.6) и (3.8) для функции F вместо значений функции использовать их инверсии f
i
, то получатся СДНФ и СКНФ для функции F, которая является инверсией заданной.
Следует отметить, что любая логическая функция L имеет единственные СДНФ
и СКНФ.
Логические выражения, представляющие собой конъюнкции отдельных членов, каждый из которых, в свою очередь, есть некоторая функция, содержащая только дизъюнкции и инверсии, называются логическими выражениями конъюнктивной формы.
По аналогии с дизъюнктивными формами различают конъюнктивную нормальную форму (КНФ) и совершенную конъюнктивную нормальную форму (СКНФ).
Целесообразность записи функций в дизъюнктивной и конъюнктивных формах определяется исходя из характера задания функции.
Если произвольная булева функция от L аргументов задана перечислением всех наборов аргументов, обращающих ее в единицу, то для каждого из этих наборов составляют конституенту единицы с помощью конъюнкций и инверсий и затем образуют дизъюнкцию всех этих конституент. Конституенту единицы от всех аргументов составляют по правилу в каждом ом наборе L аргументов, которые обращают функцию в конституенту единицы, аргументы, равные нулю, записывают с инверсией, а аргументы, равные единице, — без инверсии. Например, для функции четырех аргументов f (x
1
, x
2
, x
3
, x
4
) = (2, 10) СДНФ имеет вид (x
1
, x
2
, x
3
, x
4
) = x
1
⋅ x
2
⋅ x
3
⋅ x
4
+ x
1
⋅ x
2
⋅ x
3
⋅ Если произвольная булева функция от L аргументов задана перечислением всех наборов аргументов, обращающих ее в нуль, то для каждого из этих наборов составляют конституенту нуля с помощью дизъюнкций и инверсий и затем образуют конъюнкцию всех этих конституент. Конституенту нуля от всех L аргументов составляют по правилу в каждом ом наборе L аргументом, которые обращают функцию в конституенту нуля, аргументы, равные единице, записывают с инверсией, а аргументы, равные нулю, — без инверсии. Например, для функции четырех аргументов f (x
1
, x
2
, x
3
, x
4
) = (0, 1, 2, 3, 4, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15) СКНФ имеет вид (x
1
, x
2
, x
3
, x
4
) = (x
1
+ x
2
+ x
3
+ x
4
) (x
1
+ x
2
+ x
3
+ x
4
) Булева функция в СДНФ может быть получена на основе таблицы истинности.
Чтобы осуществить переход от табличного представления функции к алгебраическому в СДНФ, каждому набору аргументов ставится в соответствие минтерм конъюнкция всех аргументов, которые входят в прямом виде, если значение аргумента в данном наборе равно единице, либо в инверсном виде, если значение аргумента равно нулю. Для L аргументов составляются q = 2
L
минтермов: m
0
,
m
1
,. . ., m
q−1
. Все минтермы функции двух переменных даны в табл. Алгебраическое выражение булевой функции F в СДНФ имеет вид где f
i
, m
i
— значение функции и минтерм, соответствующие ому набору аргументов функции
3.5 Минимизация функций алгебра логики
29
Таблица 3.2 – Минтермы и макстермы логической функции двух переменных
x
1
x
2
Минтермы
Макстермы
Значения функции F
0 0
m
0
= x
1
x
2
M
0
= x
1
+ x
2 1
0 1
m
1
= x
1
x
2
M
1
= x
1
+ x
2 0
1 0
m
2
= x
1
x
2
M
2
= x
1
+ x
2 1
1 1
m
3
= x
1
x
2
M
3
= x
1
+ x
2 Используя формулу (3.6), получим выражение в СДНФ булевой функции, заданной в таблице 3.2, (L = 2, q = 2 2
= 4):
F
=
3
∑
i=0
f
i
m
i
= 1 ⋅ m
0
+ 0 ⋅ m
1
+ 1 ⋅ m
2
+ 1 ⋅ m
3
= m
0
+ m
2
+ m
3
= x
1
x
2
+ x
1
x
2
+ Для перехода от табличного представления функции к алгебраическому в СКНФ
каждому набору аргументов ставится в соответствие макстерм — дизъюнкция всех аргументов, которые входят в прямом виде, если значение аргумента в данном наборе равно нулю, либо в инверсном виде, если значение аргумента равно единице. Для функции L переменных составляются q = 2
L
макстермов: M
0
, M
1
, . . ., Между макстермами и минтермами существует вполне определенная связь (табл. состоящая в том, что макстерм — это инверсия одноименного минтерма, а минтерм,
в свою очередь, — инверсия одноименного макстерма:
M
i
= m
i
,
m
i
= где i = 0, 2
L
− Алгебраическое выражение булевой функции F в СКНФ имеет вид [1]:
F
=
q−1
∑
i=0
f
i
m
i
=
q−1
∏
i=0
f
i
m
i
=
q−1
∏
i=0
(f
i
+ m
i
) =
q−1
∏
i=0
(f
i
+ m
i
) =
q−1
∏
i=0
(f
i
+ где f
i
, M
i
— значение функции и макстерм, соответствующие ому набору аргументов функции.
На основе формулы (3.8) получим выражение в СКНФ булевой функции, заданной в таблице 3.2 (L = 2, q = 2 2
= 4):
F
=
3
∏
i=0
(f
i
+ M
i
) = (1 + M
0
) (0 + M
1
) (1 + M
2
) (1 + M
3
) = M
1
= x
1
+ Используя законы алгебры логики, нетрудно доказать эквивалентность полученных алгебраических выражений рассмотренной булевой функции в СДНФ и СКНФ:
F
= x
1
x
2
+ x
1
x
2
+ x
1
x
2
= x
1
x
2
+ x
1
x
2
+ x
1
x
2
+ x
1
x
2
= (x
1
x
2
+ x
1
x
2
) + (x
1
x
2
+ x
1
x
2
) =
= x
2
(x
1
+ x
1
) + x
1
(x
2
+ x
2
) = x
2
+ x
1
= x
1
+ Если в выражениях (3.6) и (3.8) для функции F вместо значений функции использовать их инверсии f
i
, то получатся СДНФ и СКНФ для функции F, которая является инверсией заданной.
Следует отметить, что любая логическая функция L имеет единственные СДНФ
и СКНФ.
Глава 3. Математический аппарат цифровой микроэлектроники Минимизация функций алгебра логики
Под минимизацией функций алгебры логики понимают поиск алгебраического выражения булевой функции, которое содержит минимальное число символов логических переменных.
Один из подходов к решению задачи минимизации булевых функций состоит в использовании карт Карно (Карта Карно является координатным способом представления булевых функций. При этом способе задания таблица истинности функции представляется в виде координатной карты состояний, которая содержит клеток (по числу наборов значений аргументов булевой функции. Аргументы функции разбиваются на две группы так, что одна группа определяет координаты столбца карты, а другая — координаты строки. При таком способе построения каждая клетка определяется значениями аргументов, соответствующих определенному двоичному набору. Внутри каждой клетки карты Карно ставится значение функции на данном наборе.
Переменные в строках и столбцах располагаются так, чтобы соответствующие наборы значений аргументов образовывали циклический код Грея, тогда соседние клетки различаются только водном разряде наборов значений аргументов.
Для функции двух аргументов (рис. 3.1, a): правая половина карты Карно соответствует зоне прямых значений, левая — зоне инверсных значений аргумента нижняя половина соответствует зоне прямых значений, верхняя — зоне инверсных значений аргумента x
1
а
б
2
x
1
x
1
x
2 1
x
x
2
x
2 1
x
x
2 1
x
x
2 1
x
x
2
x
1
x
0 1
2 Рис. 3.1 – Карта Карно функции двух аргументов
Каждая клетка карты Карно соответствует минтерму, определяемому зонами,
на пересечении которых она расположена. Левая верхняя клетка находится на пересечении зон инверсных значений аргументов и x
2
, следовательно, соответствует минтерму x
1
x
2
. Правая верхняя клетка находится на пересечении зон прямых значений аргумента и инверсных значений аргумента x
2
, следовательно, соответствует минтерму По аналогии оставшиеся клетки соответствуют минтермам и На рис. 3.1, б приведена карта Карно для функции двух аргументов, в клетках которой указаны десятичные номера соответствующих наборов значений аргументов (строк таблицы истинности).
В карте Карно для функции трех аргументов (рис. 3.2, a) каждому минтерму также соответствует одна клетка, и, как ив случае карты Карно функции двух ар
3.5 Минимизация функций алгебра логики
31
гументов, алгебраическая запись минтермов строго соответствует системе размещения аргументов вокруг карты. На рис. 3.2, б представлена карта Карно функции трех аргументов, в клетках которой указаны номера наборов значений аргументов функции. Кроме того, на ней указаны только зоны прямых значений аргументов,
а оставшаяся зона по каждой стороне карты Карно закреплена за инверсным значением соответствующего аргумента.
а
б
2
x
3
x
1
x
1
x
3 2
x
x
3 2
1
x
x
x
3 2
1
x
x
x
3 2
1
x
x
x
3 2
1
x
x
x
3 2
1
x
x
x
3 2
1
x
x
x
3 2
1
x
x
x
3 2
1
x
x
x
0 1
2 3
4 5
6 Рис. 3.2 – Карта Карно функции трех аргументов
На рис. 3.3 представлены карты Карно функции четырех аргументов, в клетках которых указаны соответствующие минтермы и номера наборов значений аргументов 3
x
x
4 3
2 1
x
x
x
x
2 1
x
x
4 3
2 1
x
x
x
x
4 3
2 1
x
x
x
x
4 3
2 1
x
x
x
x
4 3
2 1
x
x
x
x
4 3
2 1
x
x
x
x
4 3
2 1
x
x
x
x
4 3
2 1
x
x
x
x
4 3
2 1
x
x
x
x
4 3
2 1
x
x
x
x
4 3
2 1
x
x
x
x
4 3
2 1
x
x
x
x
4 3
2 1
x
x
x
x
4 3
2 1
x
x
x
x
4 3
2 1
x
x
x
x
4 3
2 1
x
x
x
x
3
x
1
x
2
x
4
x
0 1
2 3
4 5
6 7
8 9
10 11 12 13 14 Рис. 3.3 – Карта Карно функции четырех аргументов
По аналогии можно строить карты Карно функций пяти аргументов и более.
Так, для представления функции пяти аргументов необходимо использовать две карты четырех переменных, зеркально отображенных относительно центральной вертикальной линии (рис. 3.4).
Под минимизацией функций алгебры логики понимают поиск алгебраического выражения булевой функции, которое содержит минимальное число символов логических переменных.
Один из подходов к решению задачи минимизации булевых функций состоит в использовании карт Карно (Карта Карно является координатным способом представления булевых функций. При этом способе задания таблица истинности функции представляется в виде координатной карты состояний, которая содержит клеток (по числу наборов значений аргументов булевой функции. Аргументы функции разбиваются на две группы так, что одна группа определяет координаты столбца карты, а другая — координаты строки. При таком способе построения каждая клетка определяется значениями аргументов, соответствующих определенному двоичному набору. Внутри каждой клетки карты Карно ставится значение функции на данном наборе.
Переменные в строках и столбцах располагаются так, чтобы соответствующие наборы значений аргументов образовывали циклический код Грея, тогда соседние клетки различаются только водном разряде наборов значений аргументов.
Для функции двух аргументов (рис. 3.1, a): правая половина карты Карно соответствует зоне прямых значений, левая — зоне инверсных значений аргумента нижняя половина соответствует зоне прямых значений, верхняя — зоне инверсных значений аргумента x
1
а
б
2
x
1
x
1
x
2 1
x
x
2
x
2 1
x
x
2 1
x
x
2 1
x
x
2
x
1
x
0 1
2 Рис. 3.1 – Карта Карно функции двух аргументов
Каждая клетка карты Карно соответствует минтерму, определяемому зонами,
на пересечении которых она расположена. Левая верхняя клетка находится на пересечении зон инверсных значений аргументов и x
2
, следовательно, соответствует минтерму x
1
x
2
. Правая верхняя клетка находится на пересечении зон прямых значений аргумента и инверсных значений аргумента x
2
, следовательно, соответствует минтерму По аналогии оставшиеся клетки соответствуют минтермам и На рис. 3.1, б приведена карта Карно для функции двух аргументов, в клетках которой указаны десятичные номера соответствующих наборов значений аргументов (строк таблицы истинности).
В карте Карно для функции трех аргументов (рис. 3.2, a) каждому минтерму также соответствует одна клетка, и, как ив случае карты Карно функции двух ар
3.5 Минимизация функций алгебра логики
31
гументов, алгебраическая запись минтермов строго соответствует системе размещения аргументов вокруг карты. На рис. 3.2, б представлена карта Карно функции трех аргументов, в клетках которой указаны номера наборов значений аргументов функции. Кроме того, на ней указаны только зоны прямых значений аргументов,
а оставшаяся зона по каждой стороне карты Карно закреплена за инверсным значением соответствующего аргумента.
а
б
2
x
3
x
1
x
1
x
3 2
x
x
3 2
1
x
x
x
3 2
1
x
x
x
3 2
1
x
x
x
3 2
1
x
x
x
3 2
1
x
x
x
3 2
1
x
x
x
3 2
1
x
x
x
3 2
1
x
x
x
0 1
2 3
4 5
6 Рис. 3.2 – Карта Карно функции трех аргументов
На рис. 3.3 представлены карты Карно функции четырех аргументов, в клетках которых указаны соответствующие минтермы и номера наборов значений аргументов 3
x
x
4 3
2 1
x
x
x
x
2 1
x
x
4 3
2 1
x
x
x
x
4 3
2 1
x
x
x
x
4 3
2 1
x
x
x
x
4 3
2 1
x
x
x
x
4 3
2 1
x
x
x
x
4 3
2 1
x
x
x
x
4 3
2 1
x
x
x
x
4 3
2 1
x
x
x
x
4 3
2 1
x
x
x
x
4 3
2 1
x
x
x
x
4 3
2 1
x
x
x
x
4 3
2 1
x
x
x
x
4 3
2 1
x
x
x
x
4 3
2 1
x
x
x
x
4 3
2 1
x
x
x
x
3
x
1
x
2
x
4
x
0 1
2 3
4 5
6 7
8 9
10 11 12 13 14 Рис. 3.3 – Карта Карно функции четырех аргументов
По аналогии можно строить карты Карно функций пяти аргументов и более.
Так, для представления функции пяти аргументов необходимо использовать две карты четырех переменных, зеркально отображенных относительно центральной вертикальной линии (рис. 3.4).
Глава 3. Математический аппарат цифровой микроэлектроники 1
2 3
8 9
29 10 11 12 13 26 27 6
7 4
5 20 21 30 31 14 15 24 25 28 16 17 19 18 22 23 2
1
x
x
5 4
3
x
x
x
000 001 011 010 110 111 101 100 00 01 11 10 0
1 2
3 8
9 29 10 11 12 13 26 27 6
7 4
5 20 21 30 31 14 15 24 25 28 16 17 19 18 22 23 Рис. 3.4 – Карта Карно функции пяти аргументов
Особенностью изображения карт Карно для числа переменных более четырех является то, что математически соседние столбцы карты Карно оказываются пространственно разнесенными. При этом столбцы одного цвета в правой иле- вой частях карты фактически оказываются соседними по аргументу соседние столбцы указываются стрелками в нижней части карты).
Для представления на карте Карно булевой функции, записанной в СДНФ,
необходимо ставить единицы в клетки, соответствующие наборам значений аргументов, на которых функция принимает значение Если функция является полностью определенной, то оставшиеся клетки заполняются нулями (либо не заполняются. Например, функции x
1
x
2
x
3
+ x
1
x
2
x
3
+ x
1
x
2
x
3
+ или f (x
1
, x
2
, x
3
) = (2, 3, 4, соответствует карта Карно (рис. 3.5).
1 1
1 Рис. 3.5 – Карта Карно функции трех аргументов
2 3
8 9
29 10 11 12 13 26 27 6
7 4
5 20 21 30 31 14 15 24 25 28 16 17 19 18 22 23 2
1
x
x
5 4
3
x
x
x
000 001 011 010 110 111 101 100 00 01 11 10 0
1 2
3 8
9 29 10 11 12 13 26 27 6
7 4
5 20 21 30 31 14 15 24 25 28 16 17 19 18 22 23 Рис. 3.4 – Карта Карно функции пяти аргументов
Особенностью изображения карт Карно для числа переменных более четырех является то, что математически соседние столбцы карты Карно оказываются пространственно разнесенными. При этом столбцы одного цвета в правой иле- вой частях карты фактически оказываются соседними по аргументу соседние столбцы указываются стрелками в нижней части карты).
Для представления на карте Карно булевой функции, записанной в СДНФ,
необходимо ставить единицы в клетки, соответствующие наборам значений аргументов, на которых функция принимает значение Если функция является полностью определенной, то оставшиеся клетки заполняются нулями (либо не заполняются. Например, функции x
1
x
2
x
3
+ x
1
x
2
x
3
+ x
1
x
2
x
3
+ или f (x
1
, x
2
, x
3
) = (2, 3, 4, соответствует карта Карно (рис. 3.5).
1 1
1 Рис. 3.5 – Карта Карно функции трех аргументов
1 2 3 4 5 6 7 8 9 ... 18
3.5 Минимизация функций алгебра логики
33
Одно из достоинств карты Карно состоит в том, что на нее нетрудно нанести функцию, представленную не только в совершенной, но ив произвольной дизъюнктивной нормальной форме. Например, функции x
1
x
2
+ x
1
x
3
+ соответствует карта Карно (рис. 3.6).
1 1
2
x
1
x
3
x
1 1
1 2
1
x
x
3 1
x
x
3 Рис. 3.6 – Карта Карно функции трех аргументов а функции x
1
+ соответствует карта Карно (рис. 3.7).
1 2
x
1
x
3
x
1 1
1 1
x
3 Рис. 3.7 – Карта Карно функции трех аргументов
В первом случае каждая конъюнкция, наносимая на карту, занимает новую область, не пересекающуюся с другими, а во втором — конъюнкция частью занимает новую клетку, а частью — уже занятую. Отметим, что если в клетке уже стоит одна единица, то другие единицы ставить нет необходимости.
Для записи булевой функции в минимальной ДНФ используются следующие правила все клетки, содержащие 1, объединяются в замкнутые области каждая область должна представлять собой прямоугольник, содержащий
2
k
клеток, где k
= 0, 1, 2, . . .;
• области могут пересекаться, то есть одни и те же клетки могут входить в разные области
Глава 3. Математический аппарат цифровой микроэлектроники при охвате клеток карты замкнутыми областями следует учитывать,
что клетки карты, для которых наборы значений аргументов различаются только водном разряде, являются соседними (клетки, расположенные
рядом по горизонтали и вертикали клетки, расположенные на противоположных границах карты клетки, расположенные зеркально относительно центральной вертикальной и горизонтальной линий при охвате клеток необходимо стремиться, чтобы число замкнутых областей было минимальным, а число входящих в область клеток — максимальным выражение булевой функции записывается в виде дизъюнкции конъюнкций,
соответствующих каждой области, причем ранг конъюнкции (число входящих в конъюнкцию аргументов) на k меньше, чем число n аргументов
функции;
• аргумент не включается в конъюнкцию, если замкнутая область делится
пополам областью прямых значений этого аргумента аргумент включается в конъюнкцию в прямом виде, если замкнутая область лежит в области прямых значений этого аргумента, ив инверсном
виде, если замкнутая область лежит в области его инверсных значений.
Минимизированная ДНФ, полученная на основе наименьшей совокупности замкнутых областей, охватывающих клетки нулевых значений функции, представляет собой минимизированное инверсное значение функции.
Карты Карно позволяют минимизировать не только полностью определенные,
но и частичные булевы функции. В этом случаев клетках карты, соответствующих логическим наборам, на которых функция не определена, будут записаны символы. В процессе упрощения булевой функции любую клетку, содержащую символ, можно считать либо единичной, либо нулевой, причем доопределение функции до единицы применяется, когда это позволяет уменьшить количество замкнутых областей или сократить ранг конъюнкции. Пример доопределения булевой функции представлен на рис. 3.8.
0 1
1 0
1
X
0 0
0 0
X
1 0
X
X
1 1
x
2
x
3
x
4
x
4 1
x
x
4 Рис. 3.8 – Карта Карно четырех переменных
Карту Карно можно построить для функции любого числа аргументов, однако на практике ограничиваются картами 5, реже 6 и уже совсем редко 7 и 8 аргумен-
что клетки карты, для которых наборы значений аргументов различаются только водном разряде, являются соседними (клетки, расположенные
рядом по горизонтали и вертикали клетки, расположенные на противоположных границах карты клетки, расположенные зеркально относительно центральной вертикальной и горизонтальной линий при охвате клеток необходимо стремиться, чтобы число замкнутых областей было минимальным, а число входящих в область клеток — максимальным выражение булевой функции записывается в виде дизъюнкции конъюнкций,
соответствующих каждой области, причем ранг конъюнкции (число входящих в конъюнкцию аргументов) на k меньше, чем число n аргументов
функции;
• аргумент не включается в конъюнкцию, если замкнутая область делится
пополам областью прямых значений этого аргумента аргумент включается в конъюнкцию в прямом виде, если замкнутая область лежит в области прямых значений этого аргумента, ив инверсном
виде, если замкнутая область лежит в области его инверсных значений.
Минимизированная ДНФ, полученная на основе наименьшей совокупности замкнутых областей, охватывающих клетки нулевых значений функции, представляет собой минимизированное инверсное значение функции.
Карты Карно позволяют минимизировать не только полностью определенные,
но и частичные булевы функции. В этом случаев клетках карты, соответствующих логическим наборам, на которых функция не определена, будут записаны символы. В процессе упрощения булевой функции любую клетку, содержащую символ, можно считать либо единичной, либо нулевой, причем доопределение функции до единицы применяется, когда это позволяет уменьшить количество замкнутых областей или сократить ранг конъюнкции. Пример доопределения булевой функции представлен на рис. 3.8.
0 1
1 0
1
X
0 0
0 0
X
1 0
X
X
1 1
x
2
x
3
x
4
x
4 1
x
x
4 Рис. 3.8 – Карта Карно четырех переменных
Карту Карно можно построить для функции любого числа аргументов, однако на практике ограничиваются картами 5, реже 6 и уже совсем редко 7 и 8 аргумен-
Контрольные вопросы по главе тов, так как с увеличением числа аргументов быстро возрастет сложность карты и соответственно снижается эффективность ее использования.
Для минимизации булевых функций большого числа аргументов используют алгебраические методы (алгоритмы метод упрощения, предложенный Квайном
(Quine) и модифицированный Мак–Класки (McCluskey); методы Петрика, Рота,
Блейка–Порецкого и др. Эти методы эффективны при минимизации достаточно сложных булевых функций с применением средств вычислительной техники.
Контрольные вопросы по главе 3 1) Записать дополнительные коды чисел 44 ив разрядной вычислительной сетке) Определить дополнительный код суммы, полученной при сложении дополнительных кодов чисел 33 ив разрядной вычислительной сетке) Записать двоично-десятичный код 8–4–2–1 десятичного числа 26.
4) Составьте таблицу истинности булевой функции x
1
⊕ x
2
⊕ x
3 5) Определить количество конституент нуля от 4 аргументов) Укажите десятичные номера наборов значений аргументов x
1
, x
2
, x
3
, x
4
, на которых булева функция f = (x
1
+ x
2
) (x
4
+ x
2
) + x
3
+ x
1
+ (x
1
+ x
3
) (x
2
+ принимает единичные значения) Нанесите на карту Карно булеву функцию f = x
1
+ x
2
x
3 8) Запишите минимизированное выражение булевой функции по карте Карно 1
1 2
x
1
x
3
x
1 1
1 9) Запишите минимизированное выражение булевой функции по карте Карно 1
1 0
0
X
0 1
0 0
X
1 0
X
X
1
x
2
x
3
x
4
x
X
Для минимизации булевых функций большого числа аргументов используют алгебраические методы (алгоритмы метод упрощения, предложенный Квайном
(Quine) и модифицированный Мак–Класки (McCluskey); методы Петрика, Рота,
Блейка–Порецкого и др. Эти методы эффективны при минимизации достаточно сложных булевых функций с применением средств вычислительной техники.
Контрольные вопросы по главе 3 1) Записать дополнительные коды чисел 44 ив разрядной вычислительной сетке) Определить дополнительный код суммы, полученной при сложении дополнительных кодов чисел 33 ив разрядной вычислительной сетке) Записать двоично-десятичный код 8–4–2–1 десятичного числа 26.
4) Составьте таблицу истинности булевой функции x
1
⊕ x
2
⊕ x
3 5) Определить количество конституент нуля от 4 аргументов) Укажите десятичные номера наборов значений аргументов x
1
, x
2
, x
3
, x
4
, на которых булева функция f = (x
1
+ x
2
) (x
4
+ x
2
) + x
3
+ x
1
+ (x
1
+ x
3
) (x
2
+ принимает единичные значения) Нанесите на карту Карно булеву функцию f = x
1
+ x
2
x
3 8) Запишите минимизированное выражение булевой функции по карте Карно 1
1 2
x
1
x
3
x
1 1
1 9) Запишите минимизированное выражение булевой функции по карте Карно 1
1 0
0
X
0 1
0 0
X
1 0
X
X
1
x
2
x
3
x
4
x
X
Глава 3. Математический аппарат цифровой микроэлектроники) Запишите алгебраические выражения булевой функции в СДНФ и СКНФ:
x
1
x
2
x
3
f
0 0
0 0
0 0
1 1
0 1
0 1
0 1
1 0
1 0
0 1
1 0
1 1
1 1
0 1
1 1
1 0
x
1
x
2
x
3
f
0 0
0 0
0 0
1 1
0 1
0 1
0 1
1 0
1 0
0 1
1 0
1 1
1 1
0 1
1 1
1 0
Глава ЦИФРОВЫЕ МИКРОЭЛЕКТРОННЫЕ
УСТРОЙСТВА КОМБИНАЦИОННОГО
ТИПА
4.1 Основные положения
В общем случае комбинационное цифровое устройство (КЦУ) может иметь 1 входов и m ⩾ 1 выходов. Если информационные значения входных сигналов обозначить как x
i
(i = 1, n), а выходных сигналов — y
j
(j = 1, m), тона каждом выходе КЦУ формируется некоторая булева функция y
j
= f
j
(x
1
, x
2
, . . ., x
n
), j = 1, Указанная запись говорит о том, что любому набору значений входных переменных) такого устройства, поданному в произвольный момент времени,
однозначно соответствует набор значений переменных y
j
(j = 1, m) на его выходах.
Комбинационное устройство часто рассматривают как логический n
×m-полюсник,
а булевы функции f
j
(x
1
, x
2
, . . ., x
n
), j = 1, m называют системой собственных функций m-полюсника.
Исходными данными для проектирования цифрового устройства комбинационного типа являются его функциональное описание и требования к основным электрическим параметрам. Функциональное описание комбинационного устройства обычно дается в виде таблицы истинности или алгебраического выражения.
На основе функционального описания синтезируют структурную схему минимальной сложности, после чего разрабатывают схему электрическую принципиальную на заданной или выбранной элементной базе.
При выборе оптимального варианта цифрового устройства (например, по критерию сложности, в том числе и комбинационного, необходимо учитывать ограничения, которые накладываются характеристиками реальных логических элементов к выходу всякого реального логического элемента можно подключить лишь ограниченное число входов других элементов
38 Глава 4. Цифровые микроэлектронные устройства комбинационного типа общее число входов логического элемента ограничено конечное время распространения сигнала в логических элементах может в отдельных случаях привести к нарушению работоспособности цифрового устройства Логические элементы
Логические элементы являются простейшими комбинационными цифровыми устройствами и выполняют элементарные логические операции над двоичными переменными.
Инвертор логический элемент НЕ) содержит один входи один выходи реализует логическую функцию инверсия (отрицание) y = x.
Конъюнктор логический элемент И) содержит n
⩾ 1 входов и один выходи реализует булеву функцию конъюнкция y =
n
∏
i=1
x
i
= x
1
x
2
. . .x
n
. Таким образом,
выходной сигнал конъюнктора принимает значение y = 1 тогда и только тогда,
когда на все его входы одновременно поданы сигналы x
i
= 1 (i = 1, n), а если хотя бы на один из входов подан сигнал x
i
= 0, тона выходе также будет сигнал y = 0.
Дизъюнктор логический элемент ИЛИ) также содержит n
⩾ 1 входов и один выходи реализует булеву функцию дизъюнкция y =
n
∑
i=1
x
i
= x
1
+ x
2
+ . . . + Выходной сигнал дизъюнктора принимает значение y = 1 тогда, когда хотя бы на один из его входов подан сигнал x
i
= 1, и значение y = 0, когда одновременно на все входе поданы сигналы x
i
= 0 (i = 1, Логический элемент Шеффера элемент И-НЕ) содержит n
⩾ 1 входов и один выходи реализует булеву функцию штрих Шеффера» (логическую функцию И-
НЕ) y =
n
∏
i=1
x
i
= x
1
x
2
. . .x
n
=
n
∑
i=1
x
i
= x
1
+ x
2
+ . . . + Когда на все входы элемента Шеффера одновременно поданы сигналы x
i
= 1
(i = 1, n), на его выходе формируется сигнал y = 0; если же хотя бы на один из входов подан сигнал x
i
= 0, тона выходе формируется сигнал y = 1. Из теоремы де
Моргана следует, что элемент Шеффера при переходе от положительной логики к отрицательной становится дизъюнктором.
Логический элемент Пирса элемент ИЛИ-НЕ) содержит n
⩾ 1 входов и один выходи реализует булеву функцию стрелка Пирса (логическую функцию ИЛИ-
НЕ) y =
n
∑
i=1
x
i
= x
1
+ x
2
+ . . . + x
n
=
n
∏
i=1
x
i
= x
1
⋅ x
2
⋅ . . . ⋅ x
n
. Когда на все входы элемента
Шеффера одновременно поданы сигналы x
i
= 0 ( i = 1, n), на его выходе формируется сигнал y = 1; если же хотя бы на один из входов подан сигнал x
i
= 1, тона выходе формируется сигнал y = 0. По аналогии с элементом Шеффера элемент Пирса при переходе от положительной логики к отрицательной становится конъюнктором.
Логический элемент исключающее ИЛИ содержит n
⩾ 1 входов и один выходи реализует булеву функцию исключающее ИЛИ (сложение по модулю 2) y = x
1
⊕
⊕x
2
⊕. . .⊕x
n
. Выходной сигнал элемента исключающее ИЛИ принимает значение 1 тогда, когда сигналы x
i
= 1 поданы на нечетное количество входов
4.3 Методика синтеза комбинационных устройств
39
Перед обозначением многовходовых логических элементов обычно указывается число их входов, по которым реализуется соответствующая логическая функция,
то есть коэффициент объединения по входу.
Подобно тому, как сложная булева функция может быть получена суперпозицией более простых функций, таки любое комбинационное цифровое устройство может быть реализовано комбинацией из логических элементов. При этом используется технический аналог операции суперпозиции последовательное соединение комбинационных схем, в том числе и логических элементов, соответствует подстановке в булевы функции в качестве аргументов других булевых функций, а пересоединение по входам комбинационных схем соответствует перестановке аргументов булевых функций.
В одной интегральной микросхеме может быть несколько логических элементов, поэтому для сокращения обозначения состава микросхемы перед помещенным в круглые скобки наименованием элемента иногда указывают число этих элементов водном корпусе микросхемы. Например, обозначению 4 (2И-НЕ) соответствует интегральная микросхема в составе 4 двухвходовых логических элементов
И-НЕ.
При построении цифровых устройств часто возникает необходимость объединения выходов нескольких логических элементов с целью перехода на один общий выход. Эта задача может решаться разными способами. Можно выполнить объединение нескольких выходов с помощью логического элемента ИЛИ, однако это сопровождается дополнительными аппаратными затратами и ухудшением основных электрических параметров (увеличением среднего времени задержки распространения сигнала, повышением потребляемой мощности и т. д. Другой способ связан с применением монтажной логики, основанной на соединении выходов нескольких логических элементов непосредственно либо с использованием диодных логических схем.
Для непосредственного соединения выходов нескольких логических элементов необходимо использовать элементы с открытым коллектором (стоком) или открытым эмиттером (истоком. На условных графических обозначениях логических элементов вывод с открытым коллектором (стоком) обозначается меткой, а вывод с открытым эмиттером (истоком) — меткой
Один из наиболее широко используемых способов объединения выходов логических элементов основан на применении элементов, содержащих выходы с состоянием высокого импеданса (стремя состояниями, которые на условных графических обозначениях обозначаются меткой. Состояние высокого импеданса соответствует отключению выходного каскада микросхемы от нагрузки, что позволяет объединять выходы непосредственно Методика синтеза комбинационных устройств
Синтез комбинационного устройства предполагает построение схемы минимальной сложности на основе логических элементов выбранного или заданного базиса по заданному алгоритму его функционирования. Процесс синтеза комбинационных устройств состоит из двух этапов
40 Глава 4. Цифровые микроэлектронные устройства комбинационного типа этап структурного (абстрактного) синтеза заключается в формализованном описании устройства с помощью аппарата булевых функций, их минимизации и построении структурной схемы устройства схемный синтез сводится к выбору элементной базы и построению схемы электрической принципиальной.
Реализация задачи структурного синтеза сводится к четырем последовательным этапам. Формализованная запись условий функционирования комбинационного устройства предполагает формирование таблиц истинности или запись алгебраических выражений реализуемых устройством булевых функций. Кроме того, условия функционирования могут быть заданы с помощью некоторой функциональной схемы.
В этом случае необходимо проверить, действительно ли функциональная схема имеет минимальную сложность, используя один из критериев оценки сложности цифрового устройства, например на основе подсчета суммарного числа входов логических элементов, входящих в состав устройства (цена схемы по Квайну). Обычно устройство с минимальным суммарным числом входов содержит и минимальное число корпусов интегральных схем, что является дополнительным доводом в пользу такой оценки. Запись и минимизация алгебраических выражений булевых функций. Минимизация логических выражений булевых функций, определяющих алгоритмы функционирования комбинационного цифрового устройства, обеспечивает уменьшение числа логических элементов, требуемых для его аппаратной реализации,
что ведет к улучшению основных показателей по быстродействию, потребляемой мощности, степени миниатюризации. В процессе минимизации широко используются преобразования булевых функций с помощью соотношений алгебры логики,
а также графические и специальные алгебраические методы. Для минимизации булевых функций относительно небольшого числа аргументов (n ⩽ 6) наиболее простыми наглядным является графический метод, основанный на использовании карт Карно. Для функций большего числа аргументов (n > 6) можно путем декомпозиции выделить более простые булевы функции с числом аргументов не более 6, которые затем минимизировать с помощью карт Карно. Комбинационные схемы, содержащие несколько выходов, на которых реализуются булевы функции, f
2
, . . ., f
m
, часто синтезируются как несколько комбинационных устройств, имеющих общие входы и по одному отдельному выходу. В этом случае булевы функции, минимизируются независимо друг от друга, а общая схема состоит из изолированных подсхем. Иногда ее удается упростить за счет объединения участков подсхем, реализующих одинаковые члены, входящие в булевы функции, f
2
, . . ., f
m
. Во многих случаях целесообразно проводить совместную минимизацию булевых функций f
1
, f
2
, . . ., f
m
, то есть получать такие логические выражения,
которые обеспечивают наиболее простую логическую структуру схемы в целом. Запись минимизированных выражений булевых функций в заданном базисе.
Поскольку базовые логические элементы современных цифровых микросхем выполняют операции И-НЕ, ИЛИ-НЕ, И-ИЛИ-НЕ, то часто возникает необходимость записи выражений булевых функций водном из этих базисов. При этом необходимо учитывать, что к выходу всякого реального логического элемента можно подключить лишь ограниченное число входов других элементов. Нагрузочная спо-
4.3 Методика синтеза комбинационных устройств
41
собность задается коэффициентом разветвления, который и определяет наибольшее допустимое количество входов логических элементов, подключаемых к выходу данного элемента. В некоторых случаях приходится обеспечивать разгрузку элемента, то есть схемным путем перераспределять часть нагрузки на другие элементы. Кроме того, необходимо учитывать ограниченное число входов реальных логических элементов, которое задается коэффициентом объединения по входу.
Поэтому в булевом выражении, на основе которого реализуется комбинационное устройство, дизъюнкции (конъюнкции) могут содержать лишь ограниченное число членов. Если реализация функции требует использования логических элементов с коэффициентами объединения и разветвления, большими заданных, то следует провести необходимые дополнительные преобразования булева выражения так,
чтобы получить выражение, для реализации которого требуются логические элементы с коэффициентами объединения и разветвления, небольшими заданных.
Однако при этом возрастают общее число логических элементов в схеме и число последовательно включенных каскадов элементов, то есть увеличиваются потребляемая мощность и среднее время задержки распространения сигнала. Таким образом, снижение требований к значениям коэффициентов разветвления и объединения элементов либо приводит к снижению быстродействия и экономичности комбинационных устройств, либо требует соответствующего уменьшения значений потребляемой мощности и среднего времени задержки распространения сигнала элементов. Составление структурной схемы. На этом этапе каждой логической операции преобразованного булева выражения ставится в соответствие определенный логический элемент заданного (или выбранного) базиса и производятся необходимые соединения между элементами.
Например, требуется синтезировать структурную схему комбинационного цифрового устройства в базисе И-НЕ, алгоритм функционирования которого задан таблицей истинности (табл. Таблица 4.1 – Таблица истинности комбинационного цифрового устройства
УСТРОЙСТВА КОМБИНАЦИОННОГО
ТИПА
4.1 Основные положения
В общем случае комбинационное цифровое устройство (КЦУ) может иметь 1 входов и m ⩾ 1 выходов. Если информационные значения входных сигналов обозначить как x
i
(i = 1, n), а выходных сигналов — y
j
(j = 1, m), тона каждом выходе КЦУ формируется некоторая булева функция y
j
= f
j
(x
1
, x
2
, . . ., x
n
), j = 1, Указанная запись говорит о том, что любому набору значений входных переменных) такого устройства, поданному в произвольный момент времени,
однозначно соответствует набор значений переменных y
j
(j = 1, m) на его выходах.
Комбинационное устройство часто рассматривают как логический n
×m-полюсник,
а булевы функции f
j
(x
1
, x
2
, . . ., x
n
), j = 1, m называют системой собственных функций m-полюсника.
Исходными данными для проектирования цифрового устройства комбинационного типа являются его функциональное описание и требования к основным электрическим параметрам. Функциональное описание комбинационного устройства обычно дается в виде таблицы истинности или алгебраического выражения.
На основе функционального описания синтезируют структурную схему минимальной сложности, после чего разрабатывают схему электрическую принципиальную на заданной или выбранной элементной базе.
При выборе оптимального варианта цифрового устройства (например, по критерию сложности, в том числе и комбинационного, необходимо учитывать ограничения, которые накладываются характеристиками реальных логических элементов к выходу всякого реального логического элемента можно подключить лишь ограниченное число входов других элементов
38 Глава 4. Цифровые микроэлектронные устройства комбинационного типа общее число входов логического элемента ограничено конечное время распространения сигнала в логических элементах может в отдельных случаях привести к нарушению работоспособности цифрового устройства Логические элементы
Логические элементы являются простейшими комбинационными цифровыми устройствами и выполняют элементарные логические операции над двоичными переменными.
Инвертор логический элемент НЕ) содержит один входи один выходи реализует логическую функцию инверсия (отрицание) y = x.
Конъюнктор логический элемент И) содержит n
⩾ 1 входов и один выходи реализует булеву функцию конъюнкция y =
n
∏
i=1
x
i
= x
1
x
2
. . .x
n
. Таким образом,
выходной сигнал конъюнктора принимает значение y = 1 тогда и только тогда,
когда на все его входы одновременно поданы сигналы x
i
= 1 (i = 1, n), а если хотя бы на один из входов подан сигнал x
i
= 0, тона выходе также будет сигнал y = 0.
Дизъюнктор логический элемент ИЛИ) также содержит n
⩾ 1 входов и один выходи реализует булеву функцию дизъюнкция y =
n
∑
i=1
x
i
= x
1
+ x
2
+ . . . + Выходной сигнал дизъюнктора принимает значение y = 1 тогда, когда хотя бы на один из его входов подан сигнал x
i
= 1, и значение y = 0, когда одновременно на все входе поданы сигналы x
i
= 0 (i = 1, Логический элемент Шеффера элемент И-НЕ) содержит n
⩾ 1 входов и один выходи реализует булеву функцию штрих Шеффера» (логическую функцию И-
НЕ) y =
n
∏
i=1
x
i
= x
1
x
2
. . .x
n
=
n
∑
i=1
x
i
= x
1
+ x
2
+ . . . + Когда на все входы элемента Шеффера одновременно поданы сигналы x
i
= 1
(i = 1, n), на его выходе формируется сигнал y = 0; если же хотя бы на один из входов подан сигнал x
i
= 0, тона выходе формируется сигнал y = 1. Из теоремы де
Моргана следует, что элемент Шеффера при переходе от положительной логики к отрицательной становится дизъюнктором.
Логический элемент Пирса элемент ИЛИ-НЕ) содержит n
⩾ 1 входов и один выходи реализует булеву функцию стрелка Пирса (логическую функцию ИЛИ-
НЕ) y =
n
∑
i=1
x
i
= x
1
+ x
2
+ . . . + x
n
=
n
∏
i=1
x
i
= x
1
⋅ x
2
⋅ . . . ⋅ x
n
. Когда на все входы элемента
Шеффера одновременно поданы сигналы x
i
= 0 ( i = 1, n), на его выходе формируется сигнал y = 1; если же хотя бы на один из входов подан сигнал x
i
= 1, тона выходе формируется сигнал y = 0. По аналогии с элементом Шеффера элемент Пирса при переходе от положительной логики к отрицательной становится конъюнктором.
Логический элемент исключающее ИЛИ содержит n
⩾ 1 входов и один выходи реализует булеву функцию исключающее ИЛИ (сложение по модулю 2) y = x
1
⊕
⊕x
2
⊕. . .⊕x
n
. Выходной сигнал элемента исключающее ИЛИ принимает значение 1 тогда, когда сигналы x
i
= 1 поданы на нечетное количество входов
4.3 Методика синтеза комбинационных устройств
39
Перед обозначением многовходовых логических элементов обычно указывается число их входов, по которым реализуется соответствующая логическая функция,
то есть коэффициент объединения по входу.
Подобно тому, как сложная булева функция может быть получена суперпозицией более простых функций, таки любое комбинационное цифровое устройство может быть реализовано комбинацией из логических элементов. При этом используется технический аналог операции суперпозиции последовательное соединение комбинационных схем, в том числе и логических элементов, соответствует подстановке в булевы функции в качестве аргументов других булевых функций, а пересоединение по входам комбинационных схем соответствует перестановке аргументов булевых функций.
В одной интегральной микросхеме может быть несколько логических элементов, поэтому для сокращения обозначения состава микросхемы перед помещенным в круглые скобки наименованием элемента иногда указывают число этих элементов водном корпусе микросхемы. Например, обозначению 4 (2И-НЕ) соответствует интегральная микросхема в составе 4 двухвходовых логических элементов
И-НЕ.
При построении цифровых устройств часто возникает необходимость объединения выходов нескольких логических элементов с целью перехода на один общий выход. Эта задача может решаться разными способами. Можно выполнить объединение нескольких выходов с помощью логического элемента ИЛИ, однако это сопровождается дополнительными аппаратными затратами и ухудшением основных электрических параметров (увеличением среднего времени задержки распространения сигнала, повышением потребляемой мощности и т. д. Другой способ связан с применением монтажной логики, основанной на соединении выходов нескольких логических элементов непосредственно либо с использованием диодных логических схем.
Для непосредственного соединения выходов нескольких логических элементов необходимо использовать элементы с открытым коллектором (стоком) или открытым эмиттером (истоком. На условных графических обозначениях логических элементов вывод с открытым коллектором (стоком) обозначается меткой, а вывод с открытым эмиттером (истоком) — меткой
Один из наиболее широко используемых способов объединения выходов логических элементов основан на применении элементов, содержащих выходы с состоянием высокого импеданса (стремя состояниями, которые на условных графических обозначениях обозначаются меткой. Состояние высокого импеданса соответствует отключению выходного каскада микросхемы от нагрузки, что позволяет объединять выходы непосредственно Методика синтеза комбинационных устройств
Синтез комбинационного устройства предполагает построение схемы минимальной сложности на основе логических элементов выбранного или заданного базиса по заданному алгоритму его функционирования. Процесс синтеза комбинационных устройств состоит из двух этапов
40 Глава 4. Цифровые микроэлектронные устройства комбинационного типа этап структурного (абстрактного) синтеза заключается в формализованном описании устройства с помощью аппарата булевых функций, их минимизации и построении структурной схемы устройства схемный синтез сводится к выбору элементной базы и построению схемы электрической принципиальной.
Реализация задачи структурного синтеза сводится к четырем последовательным этапам. Формализованная запись условий функционирования комбинационного устройства предполагает формирование таблиц истинности или запись алгебраических выражений реализуемых устройством булевых функций. Кроме того, условия функционирования могут быть заданы с помощью некоторой функциональной схемы.
В этом случае необходимо проверить, действительно ли функциональная схема имеет минимальную сложность, используя один из критериев оценки сложности цифрового устройства, например на основе подсчета суммарного числа входов логических элементов, входящих в состав устройства (цена схемы по Квайну). Обычно устройство с минимальным суммарным числом входов содержит и минимальное число корпусов интегральных схем, что является дополнительным доводом в пользу такой оценки. Запись и минимизация алгебраических выражений булевых функций. Минимизация логических выражений булевых функций, определяющих алгоритмы функционирования комбинационного цифрового устройства, обеспечивает уменьшение числа логических элементов, требуемых для его аппаратной реализации,
что ведет к улучшению основных показателей по быстродействию, потребляемой мощности, степени миниатюризации. В процессе минимизации широко используются преобразования булевых функций с помощью соотношений алгебры логики,
а также графические и специальные алгебраические методы. Для минимизации булевых функций относительно небольшого числа аргументов (n ⩽ 6) наиболее простыми наглядным является графический метод, основанный на использовании карт Карно. Для функций большего числа аргументов (n > 6) можно путем декомпозиции выделить более простые булевы функции с числом аргументов не более 6, которые затем минимизировать с помощью карт Карно. Комбинационные схемы, содержащие несколько выходов, на которых реализуются булевы функции, f
2
, . . ., f
m
, часто синтезируются как несколько комбинационных устройств, имеющих общие входы и по одному отдельному выходу. В этом случае булевы функции, минимизируются независимо друг от друга, а общая схема состоит из изолированных подсхем. Иногда ее удается упростить за счет объединения участков подсхем, реализующих одинаковые члены, входящие в булевы функции, f
2
, . . ., f
m
. Во многих случаях целесообразно проводить совместную минимизацию булевых функций f
1
, f
2
, . . ., f
m
, то есть получать такие логические выражения,
которые обеспечивают наиболее простую логическую структуру схемы в целом. Запись минимизированных выражений булевых функций в заданном базисе.
Поскольку базовые логические элементы современных цифровых микросхем выполняют операции И-НЕ, ИЛИ-НЕ, И-ИЛИ-НЕ, то часто возникает необходимость записи выражений булевых функций водном из этих базисов. При этом необходимо учитывать, что к выходу всякого реального логического элемента можно подключить лишь ограниченное число входов других элементов. Нагрузочная спо-
4.3 Методика синтеза комбинационных устройств
41
собность задается коэффициентом разветвления, который и определяет наибольшее допустимое количество входов логических элементов, подключаемых к выходу данного элемента. В некоторых случаях приходится обеспечивать разгрузку элемента, то есть схемным путем перераспределять часть нагрузки на другие элементы. Кроме того, необходимо учитывать ограниченное число входов реальных логических элементов, которое задается коэффициентом объединения по входу.
Поэтому в булевом выражении, на основе которого реализуется комбинационное устройство, дизъюнкции (конъюнкции) могут содержать лишь ограниченное число членов. Если реализация функции требует использования логических элементов с коэффициентами объединения и разветвления, большими заданных, то следует провести необходимые дополнительные преобразования булева выражения так,
чтобы получить выражение, для реализации которого требуются логические элементы с коэффициентами объединения и разветвления, небольшими заданных.
Однако при этом возрастают общее число логических элементов в схеме и число последовательно включенных каскадов элементов, то есть увеличиваются потребляемая мощность и среднее время задержки распространения сигнала. Таким образом, снижение требований к значениям коэффициентов разветвления и объединения элементов либо приводит к снижению быстродействия и экономичности комбинационных устройств, либо требует соответствующего уменьшения значений потребляемой мощности и среднего времени задержки распространения сигнала элементов. Составление структурной схемы. На этом этапе каждой логической операции преобразованного булева выражения ставится в соответствие определенный логический элемент заданного (или выбранного) базиса и производятся необходимые соединения между элементами.
Например, требуется синтезировать структурную схему комбинационного цифрового устройства в базисе И-НЕ, алгоритм функционирования которого задан таблицей истинности (табл. Таблица 4.1 – Таблица истинности комбинационного цифрового устройства