Файл: Основы бортовых вычислительных машин.pdf

86
Однако ДНФ не свободна от риска в единице, а КНФ - от риска в нуле. Докажем, что при выполнении второго условия представления функций в виде сокращенных форм схемы, реализующие их, свобод- ны от риска как в нуле, так и в единице по всем аргументам.
Действительно, пусть независимо от выбора значения аргумента X существует такой набор значений остальных аргументов, при котором заданная функция
f
равна единице. Это означает, что в СДНФ функ- ции имеются две соседние конституенты единицы
&
X
P и
&
X
P
(
P
- некоторая элементарная конъюнкция, зависящая от всех аргумен- тов за исключением
X
) и что функция
f
обладает простой импли- кантой, не зависящей от
X
. Эта импликанта сохраняет свое значение независимо от выбора значений для
X
и
X
, а поскольку она обяза- тельно содержится в сокращенной ДНФ функции
f
, то эта форма, свободна от риска в единице по аргументу
X
Тем самым доказано, что при соседнем кодировании последова- тельностей входных наборов сокращенная ДНФ свободна от риска в нуле и единице по всем переменным. Аналогичное доказательство проводится и для сокращенной КНФ.
Таким образом, при синтезе асинхронных логических схем ино- гда по соображениям надежности целесообразно отказываться от реа- лизации минимальных форм, а реализовать сокращенные формы функций. В последнем случае, при минимизации частичных функций, необходимо находить наиболее простые сокращенные формы частич- ной функции.
Анализ переходных процессов в ЦА с памятью заключается в проверке одновременности формирования сигналов возбуждения па- мяти автомата, приход которых возможен по линиям, имеющим раз- ную глубину. То есть в разрешении так называемой проблемы гонок.
2.3.3 Проблемы гонок в цифровых автоматах с памятью
В сложных автоматах, содержащих несколько элементарных ав- томатов (триггеров), может возникнуть ситуация, называемая гонка- ми (состязаниями). Суть гонок заключается в том, что в общем случае сигналы каждого из элементарных автоматов, поступая по цепям об- ратной связи на входы комбинационной части схемы (см. рисунок
2.3), участвуют в формировании функций возбуждения всех других элементарных автоматов.

87
Из-за различной глубины схем, формирующих функции возбуж- дения, и разброса задержек в элементах схемы сигналы возбуждения элементарных автоматов поступают на их входы не одновременно.
Различным может быть и время переключения самих элементарных автоматов.
Гонки, приводящие к неправильному срабатыванию автомата, называют критическими.
Если при поступлении входного сигнала одновременно должны изменить свое состояние несколько элементарных автоматов, то меж- ду ними начинаются гонки. Элементарный автомат, выигравший гон- ку, оказывает влияние на формирование функций возбуждения ос- тальных элементарных автоматов, что может привести к установке автомата в состояние, не предусмотренное таблицей переходов.
Для исключения процесса гонок рекомендуется применять в ка- честве элементарных автоматов двухступенчатые триггеры (триггеры с внутренней задержкой). Такие триггеры состоят из двух синхрон- ных одноступенчатых триггеров (рисунок 2.30). Левый триггер явля- ется основным (ведущим), а правый вспомогательным (ведомым). Во всех случаях (кроме случая
0
S
R
= =
, соответствующего режиму хранения) информация с входа ведущего триггера передается с опре- деленной задержкой на вход ведомого триггера. Оба триггера син- хронизируются взаимно инверсными сигналами C и '
C
C
=
Рисунок 2.30
При действии сигнала
1
C
=
информация, поступающая на вхо- ды S и R ведущего триггера, вызывает появление на его выходах надлежащих логических переменных '
'
Q
S
=
и '
'
Q
R
=
. Хотя эта ин- формация и появляется на информационных входах ведомого тригге- ра, однако она не влияет на изменение его состояния, пока на его вхо-

88 де синхронизации действует сигнал '
0
C
C
= =
. После же переключе- ния сигнала C , когда
0
C
=
, а ' 1
C
=
, ведомый триггер устанавливает- ся в состояние, в котором находится ведущий триггер. Так как в это время
0
C
=
, ведущий триггер будет лишен возможности восприни- мать новую информацию. Тем самым устанавливается жесткая раз- вязка стадии приема триггером новой информации от стадии переда- чи информации потребителю.
Поскольку выходной сигнал снимается с ведомого триггера, то работа всего устройства внешне проявляется так, как если бы прием информации со входа двухступенчатого триггера (для передачи на его выход) производится при изменении синхросигнала с уровня
1
C
=
на уровень
0
C
=
. Иначе говоря, внешне вход синхронизации ведет себя как инверсный, что отражается на условном обозначении триггера
(см. рисунок 2.30). Кроме того, для различения двухступенчатого триггера от одноступенчатого в основном поле условного графиче- ского обозначения (УГО) пишут две буквы T .
Не только RS - триггеры, но и некоторые другие могут иметь двухступенчатую структуру. Рассмотрим JK - триггер, построенный на основе синхронного двухступенчатого RC - триггера. Согласно обозначениям, принятым на схеме (рисунок 2.31), сигналы на выхо- дах '
S и '
R асинхронного RS - триггера на '
1
ЛЭ
и '
2
ЛЭ
определя- ется выражениями '
,
'
S
J QC
R
K QC
= ⋅
= ⋅
Рисунок 2.31

89
При
0
C
=
имеем ' 1
S
=
и ' 1
R
=
, что соответствует режиму хранения информации. При
1
C
=
получаем '
,
'
S
J Q
R
K Q
= ⋅
= ⋅
(2.1)
Под действием сигналов '
S и '
R ведущий триггер устанавлива- ется в состояние '(
1)
Q t
+
, которое при окончании синхроимпульса переписывается в ведомый триггер:
(
1)
'(
1)
Q t
Q t
+ =
+
. Чтобы убе- диться в том, что рассматриваемый закон функционирования соот- ветствует JK - триггеру, составим таблицу истинности (таблица 2.26) с учетом формулы (2.1) и того, что в режиме хранения информации:
(
1)
( )
'( )
Q t
Q t
Q t
+ =
=
Сравнивая полученную таблицу истинности с таблицей перехо- да JK - триггера, рассмотренную в п. 2.2.3 (см. таблицу 2.11), отме- тим их идентичность. Это означает, что рассматриваемая структура является JK - триггером.
Таблица 2.26 - Таблица истинности двухтактного триггера
α
( )
Q t
J
K
'
S
'
R
(
1)
'(
1)
Q t
Q t
+ =
+
0 0
0 0
1 1
0 (режим хранения)
1 0
0 1
1 0
0 (установка 0)
2 0
1 0
0 1
1 (установка 1)
3 0
1 1
0 1
1 (инверсия)
4 1
0 0
1 1
1 (режим хранения)
5 1
0 1
1 0
0 (установка 0)
6 1
1 0
0 1
1 (установка 1)
7 1
1 1
1 0
0 (инверсия)
В свою очередь на JK - триггерах могут быть реализованы другие типы двухступенчатых триггеров путем несложных внешних соединений (рисунок 2.32).
D
- триггер Синхронный Асинхронный
T
- триггер
T
- триггер
Рисунок 2.32

90
Глава 3. ЭЛЕМЕНТНАЯ БАЗА ЦИФРОВЫХ УСТРОЙСТВ
3.1 Дешифраторы, шифраторы и схемы сравнения
3.1.1 Дешифраторы одноступенчатого и двухступенчатого типов
Дешифратором (декодером - Decoder) называется цифровое уст- ройство, имеющее п входов и т выходов и преобразующее входной код в сигнал на одной отдельной выходной линии. Другими словами, в дешифраторе каждому предусмотренному набору входных сигналов соответствует один вполне определенный возбужденный выход.
Дешифраторы являются преобразователями кодов, выполняю- щими преобразование двоичного или двоично-десятичного кодов в унитарный код. Унитарный код двоичного п - разрядного числа пред- ставляется 2
п
разрядами, только один из разрядов которого равен 1.
Дешифратор называется полным, если он имеет количество вы- ходов
n
m
2
=
. При этом на каждом из выходов появляется единица
(т.е. выход возбужден) только в том случае, если на вход приходит соответствующая комбинация входных сигналов. Переключательная функция каждого выхода является конституентой единицы (рисунок
3.1).
α
х
1
х
0
у
3
у
2
у
1
у
0 0 0 0 0 0 0 1 1 0 1 0 0 1 0 2 1 0 0 1 0 0 3 1 1 1 0 0 0
Рисунок 3.1 - Таблица истинности и переключательные функции двухразрядного дешифратора
Реализация переключательных функций на базисе ЛЭ «И», «НЕ» и условное графическое обозначение дешифратора приведены на ри- сунке 3.2.
Дешифраторы могут иметь прямые и инверсные выходы. В за- висимости от наличия и отсутствия сигнала синхронизации дешифра- торы могут быть синхронными и асинхронными.
0 1
3
х
х
у
⋅
=
0 1
2
х
х
у
⋅
=
0 1
1
х
х
у
⋅
=
0 1
0
х
х
у
⋅
=

91
Рисунок 3.2
Реализация полных дешифраторов с большим числом п в инте- гральном исполнении осложняется проблемой размещения большого числа выводов на корпусе микросхемы. Действительно, даже для п =
4, т = 2 4
= 16 число информационных выводов (без учета управляю- щих выводов и выводов подключения питающих напряжений) равно
20.
При п = 5 число информационных выводов составляет 37, их размещение на стандартном корпусе интегральной микросхемы уже трудно реализуемо.
Задача дешифрирования при большом числе входных перемен- ных решается в несколько этапов (ступеней), соответственно схемы дешифраторов такого типа называют многоступенчатыми.
Количество ступеней дешифрации может быть различным. Наи- более часто встречаются двухступенчатые дешифраторы. При по- строении такого п - разрядного дешифратора п - входные логические переменные делятся на две подгруппы по
/ 2
n
переменных в каждой, если количество переменных четное, или по (п – 1)/2 и (п + 1)/2 пере- менных в каждой, если п - нечетное число. Для каждой подгруппы строится одноступенчатый дешифратор. После чего выводы дешиф- раторов объединяются схемой «И» так как показано на рисунке 3.3.
При четном п каждый из одноступенчатых дешифраторов DС1 или DС2 имеет по 2
п/2
выходов, которым соответствуют переменные
i
у
и
i
z
, являющиеся результатом п/2 - местных операций «И» входя- щих в каждую подгруппу. Для получения всех конституент единиц, определенных на совокупности п входных переменных, следует обра- зовать всевозможные конъюнкции
i
у
i
z
для всех комбинаций i и j ( 0
≤
i , j
≤
2
п/2
- 1). Одноступенчатые дешифраторы DС1 и DС2 образуют первую ступень дешифрации, а схемы «И», объединяющие выходы

92 дешифраторов, являются второй ступенью дешифрации. Необходи- мое количество схем "И" во второй ступени дешифрации равно 2
n
Рисунок 3.3
Применение двухступенчатого дешифратора ведет к увеличе- нию числа корпусов интегральных схем, но используемые схемы де- шифраторов в этом случае менее дорогостоящие и содержат меньшее число выводов.
Основными параметрами, по которым производится сравнение различных схем дешифраторов, являются время задержки сигнала в процессе дешифрации и аппаратурные затраты.
Поэтому многоступенчатые схемы дешифраторов обладают не- сомненным достоинством в экономии аппаратурных затрат, но про- игрывают по сравнению с одноступенчатыми схемами во времени за- держки сигнала.
Буквенное обозначение микросхем дешифраторов - ИД. Напри- мер, на рисунке 3.4 показано условное графическое обозначение не- полного двоично-десятичного (4
→
10) дешифратора 561ИД1 и сдво- енного синхронного (Е – сигнал разрешения работы дешифратора) полного дешифратора 2
→
4 531ИД14.

93
Рисунок 3.4

94 3.1.2 Преобразователи кодов. Шифраторы
Шифраторы выполняют функцию обратную дешифраторам, т.е. преобразуют унитарный код в двоичный или двоично-десятичный. На практике часто возникает необходимость и других преобразований кодов. Например, числовая информация в БВМ может храниться в прямом коде, а выполнение отдельных операций выгоднее с точки зрения аппаратурных затрат производить в обратном и - дополни- тельном кодах. Следовательно, возникает необходимость преобразо- вать прямой код числа в обратный или дополнительный, а затем, после выполнения операции, произвести обратные преобразования.
Рассмотрим методику синтеза преобразователей кода на приме- ре преобразователя прямого кода в обратный.
Значения положительных чисел хранятся в памяти БВМ в виде прямых машинных кодов
[ ]
0 1
а
...
а
а
А
т
п
пк
−
=
, где а
п
- цифра знакового разряда (нуль, если А >0; единица, если А <
0).
Преобразователь прямого кода в обратный должен иметь ( п + 1)
- входов и (п + 1) - выходов. На входы преобразователя подаются сиг- налы, отображающие цифры
i
а
прямого кода, а на выходах образуют- ся сигналы, отображающие цифры
*
i
a
обратного кода. Причем, если
a
n
= 0, то
*
i
a
=
i
а
, а если a
n
= 1, то значение разряда инвертируется, т.е.
*
i
a
=
i
а
. Такому алгоритму соответствует таблица истинности и пе- реключательная функция преобразователя i - го разряда, представ- ленные на рисунке 3.5.
α
а
п
i
а
*
i
a
0 0 0 0 1 0 1 1 2 1 0 1 3 1 1 0
Рисунок 3.5 Таблица истинности и переключательная функция преобразователя прямого кода в обратный
*
i
n
i
n
i
a
a
a
a
a
= ⋅ ∨ ⋅