Файл: Отчет по лабораторной работе 1 изучение логических схем и функций исполнитель студент группы 053об.docx
Добавлен: 12.01.2024
Просмотров: 90
Скачиваний: 2
ВНИМАНИЕ! Если данный файл нарушает Ваши авторские права, то обязательно сообщите нам.
Министерство образования и науки Российской ФедерацииФедеральное государственное бюджетное образовательное учреждениевысшего образованияАМУРСКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ(ФГБОУ ВО «АмГУ»)Факультет математики и информатикиКафедра информационных и управляющих системНаправление подготовки 09.03.01 Информатика и вычислительная техникаОТЧЕТ ПО ЛАБОРАТОРНОЙ РАБОТЕ 1ИЗУЧЕНИЕ ЛОГИЧЕСКИХ СХЕМ И ФУНКЦИЙ
Благовещенск 2023Цель работы.1. Исследование базовых логических элементов.2. Реализация логических функций при помощи логических элементов.3. Синтез логических схем.Приборы и элементы.Логический преобразователь (панель «Instruments/Logic Converter»).Генератор слов (панель «Instruments/Word Generator»).Вольтметр (панель «Indicators/Voltmeter»).Логические пробники (панель «Indicators/Red probe»).Источник напряжения + 5 В (панель «Basic/Pull-Up Resistor»).Земля (панель «Sources/Ground»).Двухпозиционные переключатели (панель «Basic/Switch»).Двухвходовые элементы И, И-НЕ, ИЛИ, ИЛИ-НЕ (панель «LogicGates/2-Input AND, NAND, OR, NOR Gates»).Микросхемы различных серий (панель «Logic Gates/»)Порядок работыЗадание 1. Исследование логической функции «И»
Задание 2. Исследование логической функции «И-НЕ»
Задание 3. Исследование логической функции «ИЛИ»
Задание 4. Исследование логической функции «ИЛИ-НЕ»
Задание 5. Исследование логических схем с помощью генератора слов
Задание 6. Реализация логической функции 3-х и большего числа переменных
| Исполнитель студент группы 053-об | ______________________________ (подпись, дата) | А.Е. Калинин |
| Проверил канд. техн. Наук, доцент | ______________________________ (подпись, дата) | Д.А. Теличенко |
| Выключатели | Сигналы на входах и на выходе | ||||||
| А | В | Логические (0 или 1) | Физические, В | ||||
| A | B | Y | A | B | Y | ||
| Нижнее | Нижнее | 0 | 0 | 0 | 0 | 0 | 0 |
| Нижнее | Верхнее | 0 | 1 | 0 | 0 | 5 | 0 |
| Верхнее | Нижнее | 1 | 0 | 0 | 5 | 0 | 0 |
| Верхнее | Верхнее | 1 | 1 | 1 | 5 | 5 | 5 |
| A | B | Y |
| 0 | 0 | 1 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |
| A | B | Y |
| 0 | 0 | 1 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |
| A | B | Y |
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 1 |
| A | B | Y |
| 0 | 0 | 1 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 0 |
| A | B | Y |
| 0 | 0 | 1 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 0 |
| Тип микросхемы | NOR/7427 |
| Тип базисных элементов | NOR/НЕ ИЛИ |
| Число базисных элементов | 3 |
| Число исследуемых базисных элементов | 1 |
| Обозначение вывода для питания | VCC (14) |
| Обозначение вывода для заземления | GND (7) |
| Используемые входы | 3A (9), 3B (10) |
| Используемые выходы | 3Y (8) |
| A | B | Y |
| 0 | 0 | 1 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 0 |