Файл: Лаба.doc

БМК, как правило, сопровождаются индивидуальными, адаптированными под данный кристалл САПР для разработки схем от схемотехнического и функционального модели-рования до размещения на кристалле и трассировки, генерации контрольных тестов и т.д.

ОПИСАНИЕ ЭСЛ БМК

Для выполнения лабораторной работы рассмотрим пример конкретного ЭСЛ БМК. Матрица рассматриваемого БМК содержит 8 х 9 = 72 типовых ячейки, топологический рисунок которых без металлизации показан на рис .1

На показанной базовой ячейке реализуется электрическая схема классического двухъярусного ЭСЛ- элемента с тремя входными переменными Х1, Х2, Х3 (рис.2). Схема формирования опорных напряжений U1, U2 и U3 показана на рис.3.

Двухъярусная ЭСЛ- схема позволяет реализовать логические функции сложения 1 , умножения & , инверсии и исключающего «ИЛИ» =1 , на которых можно выполнить схемы высокой сложности, например, многоразрядный сумматор, мультиплексор, дешифратор кодов операций, регистры хранения информации, признаков, кодов и другие регистры, т.е. все составные части арифметико-логического устройства (АЛУ). Для реализации этих устройств необходимо выполнение обязательных логических функций вида: (R + S), (R & S), (R  S), (R + S +1), (R + S + CI) è т.д. с учетом всех переборов сочетаний прямых и инверсных значений переменных.

Для примера на рис.4 представлена схема 4- разрядного сумматора с ускоренным переносом в рассматриваемой элементной базе.

Транзисторная структура, используемая в данном БМК показана на рис.5. Перечислим вкратце основные технологические операции для изготовления данной структуры.

Технологический процесс Изопланар-II использует для изоляции компонентов структуры толстый слой окисла кремния SiO₂. Применение нитрида кремния Si₃N₄ позволяет обеспечить самосовмещение при фотолитографии. Уменьшение размеров транзисторов достигается в результате непосредственного примыкания к боковым стенкам изолирующего окисла эмиттерной и базовой областей. Низкое качество изолирующего окисла предполагает небольшую величину напряжения пробоя.

ОСНОВНЫЕ ЭТАПЫ ТЕХНОЛОГИЧЕСКОГО МАРШРУТА

• на исходной пластине КДБ-10 (_V = 10 Омсм) формируется n⁺- скрытый слой диффузией сурьмы;

• формирование р⁺- скрытого слоя диффузией бора;

• эпитаксия, отжиг, нанесение Si₃N₄ , глубокое окисление,

• создание р⁺- области контакта к подложке диффузией бора;

• формирование n⁺- ñëîÿ коллекторного контакта диффузией фосфора;

• ионное легирование бором р⁺- базы под маской фоторезиста;

• ионное легирование бором пассивной базы и одновременно резисторов активной базы n-p-n-транзисторов;

• фотолитография эмиттера и контактных окон к коллектору, отжиг базы;

• ионное легирование фосфором эмиттера, отжиг эмиттера,

• нанесение Al, фотолитография Ме1;

• нанесение межслойного SiO₂, фотолитография контактных окон к Ме1;

• нанесение Al, фотолитография Ме2.

---

Таблица 2

Параметры структуры к рис.5.

Обозначение области	Сопротивле- ние	Размер
Н1 - подложка КДБ	10 Ом см
Н2- n+- скрытый слой	25 Ом/	h = 3.5 мкм
Н3-эпитаксиальная пленка	1,0 Ом см	h = 1.75 мкм
Н4 - р+- скрытый слой
Н5 - изопланар, SiO2
Н6 - n+- коллектор	70 Ом/	xj = 2.2 мкм
Н7 - р+- база	100 Ом/	xj = 0.8 мкм
Н8 - р- база	270 Ом/	xj = 0.85 мкм
Н9 - активная база		xj = 0.8 мкм
Н10 - n+- эмиттер	10-15 Ом/	xj = 0.5 мкм
Н11 - металл 1	0,07 Ом/	xj = 0.6 мкм
Н -контакт к подложке

---

Толщина окисла межслойной изоляции d_ок = 0,5 мкм.

Малые размеры транзисторов и тонкие слои структуры позволяют получать в ЭСЛ-схемах на их основе очень высокое быстродействие: f_раб  n  1 ГГц, времена фронтов и задержки сигналов составляют примерно 1,1 - 0,8 нс при потребляемой мощности Р = 20 МВт.

Введение в электрическую схему двухъярусного ЭСЛ- элемента резистора R12 (рис.5) позволяет понизить величину уровня логической «1» до величины -0,923 В, округляя, в данной работе будем считать:

уровень логической «1»  -1 В,

уровень логического «0»  - 1,8 В,

величина логического перепада  0,8 В.

Запас помехоустойчивости для таких схем составляет 350 - 450 мВ.

ДОМАШНЕЕ ЗАДАНИЕ

1. Изучить описание ЭСЛ - БМК.

2. Определить вариант индивидуального задания (табл.3).

3. Подготовить варианты электрических схем, эскиз топологии межсоединений, файл входной информации для расчета переходных процессов в схеме.

ЗАДАНИЕ НА ЛАБОРАТОРНУЮ РАБОТУ №1

1. Для указанного варианта составить электрическую схему на 2-х-ярусных ЭСЛ- элементах, реализующую заданную функцию.

2. Разработать топологический вариант соединения элементов схемы.

3. Рассчитать номиналы источников опорных напряжений, используя их при моделировании как внешние источники напряжения.

4. Рассчитать номиналы резисторов в схеме, зная, что для их изготовления используется область базы с максимальным сопротивлением (см. табл.2), площадь соответствующего резистора определить при помощи раздаточного материала чертежа топологии базовой ячейки (рис.1).

5. Рассчитать величины паразитных емкостей и сопротивлений шин межсоединений для полученного топологического эскиза схемы. Расчет вести для самых длинных шин, если величины С_пар будут меньше 50 фФ, а R_пар - меньше 20 Ом, т.е. <0,1 пс, то вкладом задержек в шинах разводки в быстродействие схемы можно пренебрегать. В ином случае, соответствующие емкости и сопротивления должны быть включены в электрическую схему для проведения моделирования переходных процессов в проектируемой схеме.

6. При помощи PSPICE рассчитать переходный процесс в полученной схеме, определить время задержки сигнала (или рабочую частоту в схеме).

---

Таблица 3

Варианты индивидуальных заданий

№ вари- анта	Функция	№ вари- анта	Функция
1		13
2		14	R  S
3		15
4		16
5	R  S	17
6		18
7		19
8		20
9		21
10	R+S	22	R+S+C
11		23
12		24

---

ПОРЯДОК ВЫПОЛНЕНИЯ РАБОТЫ.

1. Разработать электрическую схему, реализующую заданную в варианте функцию.

2. На топологическом чертеже базовой ячейки БМК провести карандашом соединения для реализации электрической схемы.

3. Рассчитать величины сопротивлений в схеме, номиналы источников опорного напряжения.

4. Рассчитать величины паразитных сопротивлений и емкостей шин полученной топологии. Толщина 1-го слоя металла - 0,6 мкм, 2-го - 1 мкм, толщина межслойной изоляции - 0,5 мкм. Минимальный топологический размер  = 1 мкм, минимальная ширина Al- шины - 3. (См. подробнее порядок выполнения работы №3).

5. Провести расчет переходных процессов в схеме при помощи PSPICE с учетом паразитных сопротивлений и емкостей.

Исходные данные для расчета: U_ИП = -5.2 В, U_p-n = 0.8 В. Параметры моделей транзисторов можно взять из таблиц №3 или №4 во вводном разделе в лабораторном практикуме по схемотехнике аналоговых и цифровых ИС под редакцией В.И.Суэтинова (М., МИЭТ, 1994).

6. Оформить расчет.

ТРЕБОВАНИЯ К ОТЧЕТУ

Отчет должен содержать:

1. Название работы.

2. Краткие сведения об ЭСЛ БМК.

3. Вариант задания, логическую функцию, электрическую схему, реализующую заданную функцию.

4. Распечатку файла входной информации для PSPICE.

5. Распечатку переходного процесса в схеме с расчетом времени задержки сигнала.

КОНТРОЛЬНЫЕ ВОПРОСЫ

1. Каковы преимущества использования БМК?

2. В чем суть восходящего и нисходящего способа проектирования?

3. В чем достоинства и недостатки схем на ЭСЛ БМК?

4. Какие логические функции можно реализовать на основной базовой ячейке БМК, описанной в данной работе?

5. Каковы основные требования к топологии электрических соединений в БМК?

6. Какой способ проектирования проведен в данной лабораторной работе: синхронный или асинхронный, сквозной или событийный?

РЕКОМЕНДУЕМАЯ ЛИТЕРАТУРА

---