ВУЗ: Не указан
Категория: Не указан
Дисциплина: Не указана
Добавлен: 15.06.2025
Просмотров: 4516
Скачиваний: 2
Глава 13. Цифровые ЗУ
смысл установить А15 = Л14 = Лхз = 0. Теперь можно достаточно просто определить шестнадцатиричные адреса.
Таблица 13.3. Адресный план системы частичного декодирования, пока занной на рис. 13.20. Даны нижние и самые высокие адреса для каждого ЗУ.
Схемный |
Адрес |
Адресные П1ины (двоичные) |
||||||||||||||||||||||
узел |
(шестнадца |
15 |
14 |
13 |
12 |
11 |
10 |
9 |
8 |
7 |
6 |
5 |
4 3 |
2 |
1 0 |
|||||||||
тиричный) |
||||||||||||||||||||||||
1 |
0 |
0 |
0 0 |
d d d 0 0 0 0 0 0 0 0 0 0 0 0 0 |
||||||||||||||||||||
(ROM) |
Е |
7 |
F |
F |
d |
d |
d |
0 |
0 |
1 |
1 |
1 1 1 |
1 |
1 |
1 |
1 |
1 |
1 |
||||||
2 |
0 |
8 |
0 0 |
d d d 0 |
1 0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
|||||||||
(RAM) |
Е |
F |
F |
F |
d |
d |
d |
0 |
1 |
1 |
1 |
1 1 1 |
1 |
1 |
1 |
1 |
1 |
1 |
||||||
3 |
1 |
0 |
0 |
0 |
d d d |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
||||||
(RAM) |
F |
7 |
F |
F |
d |
d |
d |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
||||
4 |
1 |
8 |
0 |
0 |
d d d |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
||||||
(RAM) |
F |
F |
F |
F |
d |
d |
d |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
||||
13.14.3. Линейное декодирование
При линейном декодировании отказываются от декодера. Вместо этого верхние адресные шины от Ац до Ai^ подключены непосред ственно ко входам выбора чипа CS схем ЗУ. Ц,ля того, чтобы обес печить более простую структуру зоны памяти, на рис. 13.21 исполь зованы схемы с неинвертированным входом выбора чипа GS. Ли нейное декодирование сильно ограничивает полезную зону памяти. В данном случае могут быть подключены только 5 схем с емко стью 2К X 8бит = 16Кбайт, так как в наличии имеются только 5 адресных линий. Поэтому применение линейного декодирования ограничивается системами с малой потребностью в ячейках ЗУ. На приведенном в табл. 13.4 адресном плане можно видеть, что в зо не памяти появились пробелы. В тех случаях, когда подобное ЗУ вводится в микропроцессорную систему, программист должен сле дить за тем, чтобы пытался перезаписывать данные в эти пробелы. При шестнадцатиричном представлении адресного плана предвари тельно задается Л15 = 0. В противном случае система будет плохо просматриваться. Следует учесть, что при адресе 7800 Н обраще ние происходит ко всем четырем схемам ЗУ и вследствие этого мо гут появиться ошибки. Линейное декодирование применяется толь ко там, где к многоразрядной адресной шине подсоединяется только несколько схем ЗУ с малой емкостью.
3 16 Глава 13. Цифровые ЗУ
адреса ООООН, одна схема ROM с емкостью 4 К байт и схемы RAM с емкостями 2 К, 2 К и 8 К байт.
1.Ячейки ЗУ «полностью декодируются». Определите для ка ждой схемы ЗУ самый нижний и самый верхний адреса.
2.Декодирование должно проводиться с помощью демультиплексора. К каким адресным шинам должны быть подключены вхо ды декодера?
3.Разработайте логическую схему, которая, будучи подключен ной к выходам декодера, будет правильно управлять отдельны ми схемами ЗУ. Как будут подключаться оставшиеся адресные шины?
Таблица 13.4. Адресный план, показанный на рис. 13.21 системы с линей ным декодированием. Приведены самые низкие и самые вы сокие адреса для каждого ЗУ.
Схемный |
Адрес |
Адресн ые шины (двоичные) |
||||||||||||||||||||
узел |
(шестнадца |
15 |
14 |
13 |
12 |
11 |
10 |
9 |
8 |
7 |
6 |
5 |
4 |
3 |
2 |
1 0 |
||||||
тиричный) |
||||||||||||||||||||||
1 |
0 |
8 |
0 0 d 0 0 0 1 0 0 0 |
0 |
0 0 0 0 0 0 0 |
|||||||||||||||||
(ROM) |
0 |
F |
F |
F |
d |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
||
2 |
1 0 |
0 |
0 |
d 0 0 1 0 0 |
0 |
0 |
0 |
0 0 0 0 |
0 |
0 |
0 |
|||||||||||
(RAM) |
1 |
7 F |
F |
d |
0 |
0 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
|||
3 |
2 |
0 |
0 |
0 |
d 0 |
1 0 |
0 0 |
0 |
0 |
0 |
0 0 0 0 |
0 |
0 |
0 |
||||||||
(RAM) |
2 |
7 |
F |
F |
d |
0 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
||
4 |
4 |
0 |
0 |
0 |
d |
1 |
0 |
1 |
0 |
0 0 |
0 |
0 |
0 0 0 0 0 |
0 |
0 |
|||||||
(RAM) |
4 |
7 |
F |
F |
d |
1 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
||
Задача 13.2. В системе УЗ с малым количеством ячеек памяти к адресной шине разрядностью 8 бит должен быть подключен ЗУ с длиной слова 8 бит. Должны быть подключены, начиная с низких адресов, интерфейсы с числом ячеек, соответствующих 2 байтам, 4 байтам и 8 байтам.
Адреса должны декодироваться линейно.
а) Предложите возможный вариант схемы. Как будут подключать ся адресные шины?
б) Сформируйте адресный план.
Задача 13.3. Внизу показана схема декодера, предназначаемого для микропроцессора с адресной шиной с разрядностью 16 бит. Три
13,15. Упраэюнения
схемы ЗУ, которые управляются этой схемой, имеют инвертирую щие входы выбора чипа - СSi - CS2 и CSs-
а) Сформируйте булевы уравнения схемы декодера.
б) Создайте на основе этого результирующую адресную схему. в) какую емкость было бы целесообразно задать /\ля подсоеди ненных схем ЗУ, если по каждому адресу должен запрашиваться
один байт?
г) О каком виде декодирования идет речь? |
||||||
1 0 |
' > |
>1 |
-^CSi |
|||
1 1 |
• |
< |
& ~ 1 |
|||
!? |
& |
1 >1 |
-,CS2 |
|||
п |
1 |
|||||
( |
||||||
< |
& |
1 |
||||
( |
г> |
|||||
' |
О |
& |
>1 |
-^CSi |
||
п &