Файл: Вводый курс цифровой электроники (К.Фрике, 2003).pdf

ГЛАВА 14

ПРОГРАММИРУЕМЫЕ

ЛОГИЧЕСКИЕ

БЛОКИ

Для проектирования драйверов или логических схем предоставля­ ются различные возможности. По экономическим соображениям пред­ почтение отдается стандартным элементам, которые могут быть изготовлены в больших количествах. В связи с этим возникает во­ прос, насколько стандартные элементы соответствуют специаль­ ным требованиям отдельных заказчиков. Полупроводниковый ры­ нок предлагает следующие возможности.

Комбинация на одной печатной плате стандартных ИС

снизким уровнем интеграции

Вданном случае, как правило, на одной печатной плате (РСВ = = printed circuit board) соединяются отдельные вентили и ИС с ма­ лой степенью интеграции (SSI = small scale integration) и ИС со сред­ ней степенью интеграции (MSI == medium scale integration). Этот метод обеспечивает очень высокую гибкость. При этом схемы по­ требляют очень высокую мощность, так как все вентили должны иметь возбудитель линии. Кроме того, подобные схемы очень до­ роги в изготовлении. Они подходят прежде всего для малосерийно­ го производства. Возможны также логические узлы из отдельных диодов и транзисторов. Данный метод изготовления сегодня из-за высоких затрат на монтаж и проверку используется только в ис­ ключительных случаях.

Специализированное по применению программное обес­ печение (softuare)

К данному направлению относится прежде всего применение микро­ процессора. За счет применения программного обеспечения данный подход имеет высокую гибкость, позволяющую подгонять характе­ ристики к соответствующим требованиям.

Специализированная по применению аппаратные средства (harduare)

Гибкость можно обеспечить за счет применения ИС специализиро­ ванных в соответствии с потребностями заказчика. Подобные ИС

Ц-!' Семейства ASIC

охватываются общим понятием ASIC — application specific integrat­ ed curcuit). К ним относятся ИС, которые с помощью физических изменений (а также с помощью конфигурационных программ) мо­ гут быть приведены в соответствие с определенными требованиями. ASIC охватывает как специально изготовленные ИС (полностью за­ казное проектирование) со специально разработанной J\AR заказчи­ ка логикой, так и стандартные схемные узлы, в которых заказчики могут разрывать соединения током ^\ля достижения определенных схемных конфигураций.

14.1.Семейства ASIC

внастоящее время существует большое число различных типов ASIC. Грубо ASIC можно подразделить следующим образом.

Программируемые логические ИС {programmable logic devices, PLD)

Класс программируемых логических ИС (рис. 14.1) оказался первым семейством ASIC. С точки зрения изготовителей к ним могут быть отнесены стандартные блоки программируемых логических ИС, которые изготавливаются идентичными для всех заказчиков. Благодаря воз­ можности программирования матриц из И- и ИЛИ-вентилей заказ­ чики могут структурировать ИС на своей фирме так, как ему требуется.

ные в виде матрицы вентили. Подобные ASIC могут быть приведе­ ны изготовителем в соответствие с требованиями заказчика с по­ мощью структурирования линий связи. Отдельные вентили тести­ руются изготовителем и их характеристики полностью известны,

Глава 14' Программируемые логические блоки

так что имеется в наличии библиотека ячеек, которые могут быть собраны пользователем в законченную схему на основе использова­ ния программного обеспечения. Стоимость разработки полузаказ­ ных ASIC меньше, чем у полностью заказных ASIC^ но они медлен­ нее. Поскольку они хуже используют поверхность чипа, затраты на чип выше, чем в случае полностью заказных ASIC. К этой группе относятся вентильные матрицы {gate arrays) и ASIC со стандарт­ ными ячейками.

ASIC на основе полного заказного проектирования.

В случае данного типа ASIC речь идет о разработке, которая спе­ циально проводится для данного заказчика. Подобная разработка ничем не отличается от разработки обычной стандартной ИС. Этот подход обеспечивает наибольшую гибкость. Могут быть реализова­ ны любые функции. Возможны даже вкропления аналоговых частей схемы. Из-за больших затрат на разработку полностью заказное проектирование окупается только при больших объемах изготавления ИС. При этом может быть получена очень высокая плотность интеграции. Скорость обработки сигналов может быть очень высо­ кой, если это требуется.

Из табл. 14.2 следует, что при переходе от программируемых поль­ зователем логических блоков к полностью заказным ИС время, сто­ имость разработки, функциональная гибкость и минимальные объ­ емы вьпгуска ИС увеличиваются. В то же время плош;адь чипа и стои­ мость изготовления одного чипа уменьшаются. На основе этого по­ лучаем различные области применения различных видов ASIC. На прак­ тике могут, разумеется, появится отклонение от этих закономерностей.

Некоторые области применения появились только в результате развития ASIC. К ним можно отнести многофункциональные на­ ручные часы, компьютерные устройства для чековых карт и порта­ тивные персональные компьютеры.

Основными определяюш;ими параметрами при разработке ци­ фровых систем являются:

•Затраты на разработку. Затраты на разработку различных ASIC очень сильно отличаются.

•Стоимость одной функции схемного блока. Как правило, при высоких затратах на разработку ASIC стоимость изготовле­ ния схемного блока минимальна, вследствие чего ASIC окупа­ ются только при большом количестве образцов. Сюда отно­ сится также дополнительная стоимость корпусов, электропи­ тания, печатной платы и т.д.

14'1- Семейства ASIC

•Стоимость складирования и хранения материала.

•Затраты на эксплуатацию и техническое обслуживание.

•Время реализации проекта.

•Персональная производительность при разработке.

Таблица 14.1. Систематизация ASIC по структуре. Отражены основные тенденции в отношении затрат на различные ASIC и по­ требления мощности в них.

Для того, чтобы выбрать подходящую технологию для конкрет­ ного случая применения, необходимо произвести проверку всех ти­ пов ASIC в соответствии с этим пунктом. Мотивы выбора опреде­ ленных ASIC могут быть очень различными. В общем случае ASIC имеют следующие преимущества:

• Как правило, ASIC охватывает функции многих стандартных элементов, вследствие чего вероятность ошибки схемы падает, она становится надежнее.