Файл: Вводый курс цифровой электроники (К.Фрике, 2003).pdf

ВУЗ: Не указан

Категория: Не указан

Дисциплина: Не указана

Добавлен: 15.06.2025

Просмотров: 4578

Скачиваний: 2

ВНИМАНИЕ! Если данный файл нарушает Ваши авторские права, то обязательно сообщите нам.

Глава 14Программируемые логические блоки

Уменьшаются затраты на разводку на печатной плате. При определенных обстоятельствах могут быть использованы бо­ лее дешевые печатные платы.

Скопировать ASIC сложно, поскольку ее функции снаружи про­ сматриваются с трудом. Вследствие этого достижения, полу­ ченные при разработке, легче уберечь от конкурентов.

ASIC тестируются легче, чем схемы из большого числа стан­ дартных компонентов, если соответствуюш;ие возможности тести­ рования были учтены при разработке.

Таблица 14.2. Сравнение стандартных компонентов и различных типов ASIC.

Параметр

Стандартные

Программи­

ASIC с

ASIC с

компоненты

руемые поль­

полузаказным

полностью

зователем

проектиро­

заказным

ИС

ванием

проектиро­

ванием

мощность

средняя-

средняя

высокая

очень

высо­

высокая

кая

стоимость

низкая

низкая

средняя-

высокая-

разработки

высокая

очень

высо­

кая

стоимость

низкая-

высокая

масок

высокая

продолжи­

короткая

средняя

средняя

средняя-

тельность

очень

высо­

разработки

кая

стоимость

низкая

высокая

средняя

низкая

одного

элемента

плотность

высокая

низкая

высокая

очень

интеграции

высокая

14.2. Программируемые логические ИС (PLD)

Программируемые логические ИС (PLD) являются по своей сути стандартными схемными элементами, конфигурацию которых за­ казчики могут изменять в своих целях. Их электрические характе­ ристики хорошо известны, поэтому можно получить очень досто­ верные модели для моделирования. Программируемые логические


14-2. Программируемые логические ИС (PLD)

ИС могут быть разработаны достаточно надежно на основании мо­ делирования. Стоимость одного образца, отнесенная к количеству вентилей, может оказаться очень малой, так как PLD могут быть изготовлены с высокой степенью интеграции. При этом с помощью небольшого ресурса проектирования можно добиться высокой сте­ пени использования вентилей. Поэтому PLD хорошо подходят J\A^ вариантов применения, когда требуется малое число образцов. В чи­ сло их преимуществ входит и то, что они могут быть скорректиро­ ваны за короткий срок.

К преимуществам программируемых логических ИС относится также то, что они тестируются изготовителем. Пользователю при­ ходится проверять только топологию.

Ниже программируемые логические ИС обозначаются обпщм тер­ мином «programmable logic devices» (PLD).

Благодаря возможности конфигурации логики пользователем в PLD объединяются преимущества стандартных схемных узлов, ха­ рактеристики которых оптимально согласованны с потребностями заказчиков.

14.2.1. ТипыРЮ

Эти типы различаются по способу программирования:

Пережигаемые перемычки (fuse link), электрические пережи­ гаемые соединения.

Без пережигаемых перемычек (anti fuse), электрически фор­ мируемые соединения.

1-битовые RAM-ячейки; триггеры.

EPROM-ячейки: долговременное хранение заряда, информа­ ция может стираться при воздействии ультра фиолетового об­ лучения.

ЕЕРКОМ-ячейки: долговременное хранение заряда, информа­ ция может стираться электрическим путем.

В PLD используются программируемые И- и ИЛИ-матрицы. В за­ висимости от структуры можно выделить следующие PLD:

PLA

— программируемые И- и ИЛИ-матрицы;

PAL

— программируемая И-матрица, фиксированная

ИЛИ-матрица;


324 Глава Ц- Программируемые логические блоки

GAL

такие же, как PLA, но с дополнительными прог­

раммируемыми выходными схемами;

EEPROM

программируемая ИЛИ-матрица, фиксированная

И-матрица;

FPGA, LCA

электрически программируемая энергозависимая

CPLD, EPLD

логическая матрица;

электрически программируемая энергонезависимая

логическая матрица, информация, стирается ульт­

рафиолетовым излучением или электрически.

Ниже дано упрощенное представление используемых в PLD И- и ИЛИ-вентилей, которые имеют, как правило, большое число входов (рис. 14.2).

полное представление

упрощенное представление

^0

Xi

г^

V^

Хо 1^1 р — ^

Xl 1^

IP—*

Xl —f

Х2 - t

ЧТ]

у = -^o^ixi

программируемое соединение запрограммированное (ранее) соединение

Р и с . 1 4 . 2 . Полное и упрощенное представление И-вентиля в PLD .

14.3. ROM, EPROM, EEPROM

На основе энергонезависимых ЗУ ROM, EPROM, EEPROM и т.д., могут быть выполнятся логические схемы. Пусть, например, с помо­ щью ROM с емкостью 16x2 бит должна быть реализована функция с четырьмя входными переменными и двумя выходными переменны­ ми. Под каждым из 16 адресов в ROM могут храниться запомнены


U.S. ROM, EPROM, EEPROM 325

значения обеих функций. При этом еще возможно выполнение ло­ гической операции. Таким образом ROM, используемая как логиче­ ская схема, универсальна. Но оно может оказаться не эффективным, если функция имеет очень мало нулей в таблице истинности.

Применение ROM предпочтительно в следующих случаях:

Когда функция задана таблицей истинности. Тогда функция может быть без дальнейшей обработки введена в ЗУ.

Когда функция нуждается в большом количестве термов ло­ гического произведения (булевых логических термов).

Когда очевидно, что схема должна часто изменяться.

Когда в таблице истинности имеется большое число единиц.

ROM можно представить себе как логическую схему, в состав кото­ рой входят: фиксированная И-матрица, осуществляющая адресное декодирование, и программируемая масками ИЛИ-матрица (рис. 14.3).

1 1 1 Ь

i

LLJ

И-матрица

^1

'гI т>I P

.'

(фшссированная)

^2 U1 1 Y

| & II& II& II& II& {|& II& ||<S

>1

>1

ИЛИ-матрица (программируемая)

Рис. 14.3. Представление ROM с емкостью 8 x 4 (32 бит) с И- и ИЛИматрицами.


Глава 14Программируемые логические блоки

14.4. PLA

Как показано на рис. 14.4, программируемые логические матрицы PLA (programmable logic array) включают программируемую И-мат- рицу. С помощью PLA можно непосредственно создавать нормаль­ ную DNF, причем термы логического произведения (product term) реализуются с помощью И-матрицы, а суммарные термы с помо­ щью ИЛИ-матрицы. При этом число термов логического произведе­ ния меньше 2^. Общие термы логического произведения могут быть поданы на многие логические входы.

^0 - г Ч 1 Р

И-матрица (программируемая)

1 р

"1 1 р-

г& ж Ж1Г& & ж

>1

fo

>1

f.

>1

>1

ИЛИ-матрица (программируемая)

Р и с . 14.4. Общая схема PLA.

В общую схему, приведенную на рис. 14.4, могут быть введены некоторые улучшения.

Выходы должны иметь возможность подвергаться логической операции НЕ, так как р^ля многих функций дополнение реализуется с меньшими затратами.

Часто необходимы выходы типа tri-state («с темя состояниями»). В этом случае имеет смысл, чтобы некоторые выходы могли бы быть использованы как входы.

При определенных обстоятельствах выходные сигналы должны подвергаться промежуточному запоминанию. Поэтому многие PLA имеют на выходе триггеры.