Файл: Семейство микроконтроллеров MSP430X1XX, руководство пользователя (2004).pdf

ВУЗ: Не указан

Категория: Не указан

Дисциплина: Не указана

Добавлен: 16.06.2025

Просмотров: 2833

Скачиваний: 1

ВНИМАНИЕ! Если данный файл нарушает Ваши авторские права, то обязательно сообщите нам.

Раздел VI.

Супервизор напряжения питания

NMI

D

Tau ~ 50 нс

U

G

S

D

VCC

U

G

TCK

VCC

S

VCC

D

Сброс при

понижении

G

S

напряжения

P6.7/A7

~ 50us

1111

Установка

1101

POR

1100

+

tсброса ~ 50 нс

0011

Выход SVS

0010

1.25V

0001

D

G

S

Установка SVSFG

Сброс

VLD

PORON

SVSON

SVSOP

SVSFG

Биты SVSCTL

Рис. 6-1. Блок схема модуля SVS

порога в 1,2 В. Любое состояние пониженного напряжения устанавливает бит SVSFG.

Бит PORON включает или выключает функцию сброса устройства от SVS. Если PORON=1, при установке бита SVSFG генерируется сигнал POR. Если PORON=0, состояние пониженного напряжения устанавливает SVSFG, но не приводит к генерации сигнала POR.

Бит SVSFG при установке фиксируется. Благодаря этому пользователь может определить, что ранее произошло понижение напряжения. Бит SVSFG должен сбрасываться программным обеспечением пользователя. Если состояние пониженного напряжение остается в момент сброса бита SVSFG, он немедленно устанавливается снова модулем SVS.

Библиотека Компэла

135


MSP430x1xxFamily

6.2.3. Изменение битов VLDx

После изменения битов VLDx выдерживаются две установочных задержки, позволяющие установиться схеме SVS. В течение каждой задержки SVS не будет устанавливать SVSFG. Задержки td(SVSon) и tsettle показаны на рис. 6.2. Задержка td(SVSon) действует, когда VLDx изменяются от нуля к любому отличному от нуля значению, и составляет примерно 50 мкС. Задержка tsettle действует при изменении битов VLDx от любого ненулевого значения к любому другому ненулевому значению и составляет максимум ~12 мкС. Точные значения задержек см. в руководстве по конкретному устройству.

VLDx

15

14

4

3

2

1

0

0

1

2

2

15

3

VLD

в зависимости

td(SVSon)

tsettle

tsettle

от времени

1

tsettle

SVSON

0

Рис. 6-2. Состояние бита SVSON при изменении VLDx

Во время задержек SVS не устанавливает флаг состояния пониженного напряжения и не сбрасывает устройство, а бит SVSON остается очищенным. Программное обеспечение может проверять бит SVSON для определения момента окончания задержки и начала достоверного мониторинга напряжения модулем SVS.

6.2.4. Рабочий диапазон SVS

Каждый уровень SVS имеет гистерезис для уменьшения чувствительности к малым изменениям питающего напряжения, когда величина AVCC близка к установленному порогу. Работа SVS и SVS/Brownout1 взаимодействие показано на рис. 6.3.

1 Brownout - понижение напряжения.

136

Библиотека Компэла


Раздел VI.

Супервизор напряжения питания

AV

Vhys(SVS_IT– )

Программная установка при VLD>0

CC

V(SVS_IT – )

V(старт SVS)

Vhys(B_IT–)

V (B_IT – )

VCC(старт)

Область

Область

Brownout

Brownout

Brown•Out

1

0

SVSout

td(BOR)

Активность схемы SVS

td(BOR)

1

0

td(SVSon)

td(SVSR)

Установка POR

1

0

неопределенное состояние

Рис. 6-3. Рабочие уровни для SVS и схемы Brownout/сброс

6.3. Регистры SVS

Перечень регистров SVS приведен в таблице 6.1.

Таблица 6-1. Регистры SVS

Регистр

Краткое обозна-

Тип регистра

Адрес

Исходное состо-

чение

яние

Управляющий

SVSCTL

Чтение/запись

055h

Сбрасывается пос-

регистр SVS

ле POR

SVSCTL, регистр управления SVS

7

6

5

4

3

2

1

0

VLDx

PORON

SVSON

SVSOP

SVSFG

rw–0

rw–0

rw–0

rw–0

rw–0

r

r

rw–0

Детектируемый уровень напряжения. Эти биты включают SVS

VLDx

Биты7-4

и позволяют выбрать номинальный пороговый уровень напря-

жения SVS. Точные параметры см. в руководстве на

0000 – SVS выключен

Библиотека Компэла

137


MSP430x1xxFamily

0001

– 1.9В

0010

– 2.1В

0011

– 2.2В

0100

– 2.3В

0101

– 2.4В

0110

– 2.5В

0111

– 2.65В

VLDx

Биты 7-4

1000

– 2.8В

1001

– 2.9В

1010

– 3.05В

1011

– 3.2В

1100

– 3.35В

1101

– 3.5В

1110

– 3.7В

1111

– Сравнение внешнего напряжения на входе SVSin со

значением 1.2В

Включение POR. Этот бит разрешает флагу SVSFG вызывать

PORON

Бит 3

сброс устройства сигналом POR.

0

– SVSFG не вызывает POR

1

– Установка SVSFG приводит к генерации POR

Включение SVS. Этот бит отражает состояние работы SVS. Этот

SVSON

Бит 2

бит НЕ ВКЛЮЧАЕТ SVS. SVS включается установкой VLDx > 0.

0

– SVS выключен

1

– SVS включен

Выход SVS. Этот бит отражает выходное значение компаратора

SVSOP

Бит 1

SVS.

0

– Выход компаратора SVS имеет высокий уровень

1

– Выход компаратора SVS имеет низкий уровень

Флаг SVS. Этот бит показывает состояние пониженного напря-

жения. Бит SVSFG остается установленным после устранения

состояния пониженного напряжения до сброса программным

SVSFG

Бит 0

обеспечением.

0

– Состояние пониженного напряжения не произошло

1

– Произошло либо уже присутствует состояние пониженного

напряжения

Примечание: некорректная информация

Исходное состояние регистра SVSCTL указано неправильно. Содержимое регистра SVSCTL сбрасывается только по brownout-условию. Значение SVSCTL сохраняется при генерации сигнала POR и в случае низкого уровня на выводе RST/NMI (аппаратный сброс), и в случае, когда POR генерируется самим модулем SVS.

138

Библиотека Компэла


Аппаратный умножитель

Раздел VII.

MSP430x1xxFamily

MSP430x1xxFamily

Аппаратный умножитель

В этом разделе описывается аппаратный умножитель. Аппаратный умножитель реализован в устройствах MSP430x14x и MSP430x16x.

7.1. Введение в аппаратный умножитель

Аппаратный умножитель является периферийным устройством и не является частью ЦПУ MSP430. Это означает, что его действия не пересекаются с действиями ЦПУ. Регистры умножителя – это периферийные регистры, которые загружаются и читаются командами ЦПУ.

Аппаратный умножитель поддерживает:

Умножение без знака;

Умножение со знаком;

Умножение без знака с накоплением;

Умножение со знаком и накоплением;

16×16 бит, 16×8 бит, 8×16 бит, 8×8 бит.

Блок-схема аппаратного умножителя показана на рис. 7.1.

150 rw

MPY 130h

MPYS 132h

15

rw

0

OP1

OP2 138h

MAC 134h

MACS 136h

16 x 16 Умножитель

Доступный

регистр

MPY = 0000

MACS MPYS

32•разряднфй умножитель

MAC

MPY, MPYSMAC, MACS

Мультиплексор

32•разрядный умножитель

SUMEXT 13Eh

C

S

RESHI 13Ch

RESLO 13Ah

15

r

0

31

rw

rw

0

Рис. 7-1. Блок-схема аппаратного умножителя

140

Библиотека Компэла