_ _ _

Si = AiPi ^ BiPi ^ Pi-1Pi ^ AiBiPi-1

Pi = BiPi-1 ^ AiPi-1 ^ AiBi

Легко убедится, что оба уравнения удовлетворяют таблице истинности. Это следует прямо из данных таблицы истинности, а именно из того, что Pi=1, если по меньшей мере на двух входах из трёх присутствует 1. Так же можно показать отсутствие в первом уравнении члена AiBiPi, характеризующего последнюю строку таблицы истинности, т.к. Достаточно двум его членам быть равными 1.

В микросхемах-сумматорах в качестве базового узла используется сумматор, логическая структура которого реализована на основе данных формул.

Как уже говорилось, суммирование многоразрядных чисел может быть последовательное либо параллельное. При последовательном вводе используется один, общий для всех разрядов полный сумматор с дополнительной цепью задержки. Оба слагаемых кодируются последовательностями импульсов, которые синхронно вводятся в сумматор через входы A и B, начиная с младших разрядов. Цепь задержки обеспечивает хранение импульса переноса Pi+1 на время одного такта, т.е. до прихода пары слагаемых следующего разряда, с которыми он будет просуммирован. Задержку обеспечивает D-триггер (триггер задержки). Для хранения и ввода слагаемых А и В, а так же для преобразования последовательного кода выходных импульсов в параллельный применяют регистры сдвига. Работа регистров и схемы задержки синхронизируется общим генератором тактовых импульсов. Достоинство последовательных сумматоров – малые аппаратные затраты. К недостаткам их следует отнести сравнительно невысокое быстродействие, поскольку одновременно суммируется лишь пара слагаемых.

Принцип действия n-разрядного параллельного сумматора с последовательным переносам следующий. Число сумматоров равно числу разрядов. Выход переноса P каждого сумматора соединен со входом переноса следующего, более старшего разряда. На входе переноса сумматора первого разряда установлен потенциал U0, поскольку сигнал переноса сюда не поступает. Слагаемые Ai и Bi складывается во всех разрядах одновременно, а перенос P поступает с окончанием операций сложения в предыдущем разряде. Быстродействие многоразрядных сумматоров подобного вида ограничено задержкой переноса, т.к. формирование сигнала переноса на выходе старшего разряда не может произойти до тех пор, пока сигнал переноса с младшего разряда не распространится по всей системе. Время переноса можно уменьшить,

---

вводя параллельный перенос, для чего используются специальные узлы – блоки ускоренного (сквозного) переноса. Их принцип заключается в том, что для каждого двоичного разряда дополнительно находятся два сигнала : образование переноса G и его распространение H. Эти функции определяются следующим образом :

Gi = AiBi (9-9); Hi=Ai^Bi

В случае Gi=1, т.е. Ai=Bi=1, в данном i-ом разряде формируется сигнал переноса Pi в следующий высший разряд независимо от формирования функций суммы в предыдущих. Если хотя бы одно из слагаемых Ai или Bi равно 1 (Hi=1), то перенос в последующий разряд произойдет при наличии сигнала переноса из предыдущего. Если функции распространения в двух соседних разрядах равны 1, и при этом существует перенос Pi-1 из предыдущего разряда, то перенос производится непосредственно в разряд номер i+2.

Процесс формирования ускоренного переноса описывается следующим уравнением :

Pi=Gi ^ HiGi-1 ^ HiHi-1Gi-2 ^ … ^ HiHi-1…H2H1P0

Работав Nandgame

• 
  Зайти на сайт nandgame.com.
  
• 
  При желании переключить интерфейс на русский.
  

• 
  Изучить интерфейс. Входы (input) в виде логических переменных, расположены снизу. Щелчком мыши по ним вы можете менять их состояние с 0 на 1 и обратно. Кроме них внизу находится блок питания (Power), он всегда выдает логическую единицу.
  
• 
  Ознакомиться с заданием, которое представлено в текстовом виде.
  
• 
  Изучить спецификацию, представленную в виде таблицы истинности логической функции.
  
• 
  Реализовать функцию управления, согласно спецификации. Для реализации вам представлены набор логических операций.
  

• 
  Проверить своё решение, нажав кнопку «Check solution», при возникновении ошибок – исправить их.
  

• 
  Если уровень успешно пройден – перейти к следующему заданию, нажав на кнопку «Next level».
  
• 
  Повторить все пункты для следующей логической функции. Необходимо выполнить все задания уровня «Arithmetics».
  

Работа в TinkerCAD

Необходимо реализовать сумматор используя доступные элементы и протестировать его работу. Пример реализации 4 разрядного сумматора в Tinkercad на микросхеме сумматора (74НС283).

---

Список контрольных вопросов

1. Нарисуйте структуру, реализующую функцию полусумматора в указанном базисе;

2. Синтезируйте структуру сумматора в базисе И, ИЛИ, НЕ;

3. Проведите минимизацию структуры сумматора в базисе И, ИЛИ, НЕ.

4. Объясните суть метода, используемого при минимизации структур сумматора;

5. Нарисуйте структуру сумматора на основе полусумматора;

7. Преимущества сумматора на основе полусумматора по сравнению с минимизированным сумматором в базисе И, ИЛИ, НЕ;

8. Сравните различные структуры сумматоров, выполненных на основе базовых логических элементов различных серий;

Лабораторная работа 6. Регистры и память.

Цель работы:

• Ознакомится с назначением и принципом действия регистров.

• Ознакомиться с практической схемой сдвигового регистра и исследовать его.

Теоретическое введение:

Регистр - это узел вычислительной машины, который служит для хранения чисел и команд, регистры могут быть одноразрядными и много разрядными. По функциональному значению регистры делятся на регистры памяти или статические и регистры сдвига или динамические. Регистры памяти осуществляют приём и хранение чисел только в параллельном коде и представляют собой набор триггеров, в ряде случаев имеющие общие схемы синхронизации. Количество триггеров определяет разрядность регистра памяти. В зависимости от входов, реализованных в используемых триггерах, регистр осуществляет выдачу хранимого кода в памяти, инверсном или парафозном коде. Для построения регистров используются RS-тригеры, D-триггеры и JK-триггеры.

Сдвиговые регистры осуществляют не только хранение, но и как следует из названия, сдвиг хранящихся в них данных. Они используют для преобразования последовательного кода числа в параллельный и ,наоборот, для сдвигов кодов чисел на определённое количество разрядов вправо или в лево, что бывает необходимо при нормализации чисел. Для реализации этих функций в сдвиговых регистрах информационные входы триггеров связаны с соответствующими выходами других триггеров, входящих в регистр. Регистр работает следующим образом: с приходом положительного импульса синхронизации (или тактового импульса) первый триггер перейдёт в нулевое состояние, так как на вход D до прихода импульса синхронизации поступал нулевой сигнал. Во второй триггер будет записываться состояние первого и так далее, в каждый следующий триггер будет записываться состояние предыдущего. Следовательно, число в регистре будет сдвинуто на бит числа. Под действием каждого последующего импульса синхронизации на выходе регистра (выход последнего триггера) получаем поочерёдно каждый разряд записанного числа, начиная с младшего, т.е. в последовательном коде. Поэтому сдвиговые регистры иногда называются последовательными.

---

Регистры, в которых сдвиг информации может быть осуществлён как вправо, так и влево называются реверсивными и направление сдвига числа зависит от управляющего сигнала. Для реализации реверсивных регистров обычно используют два сигнала направления и на вход триггеров регистра помещается логический элемент 2И-ИЛИ-НЕ (рисунок 11).





Рис. 11 Схема сдвигового регистра

Регистр работает следующим образом: допустим, что в регистре записано двоичное число 010. При наличии управляющего сигнала «Сдвиг вправо» с приходом положительного импульса синхронизации (или тактового импульса) триггер Т2 останется в нулевом состоянии, т.к. на вход D через элементы И- ИЛИ-НЕ до прихода импульса синхронизации поступал нулевой сигнал. По этой же причине T1 будет переключён в нулевое состояние, а триггер T0 – в единичное, т.к. на вход D поступал единичный сигнал. Таким образом, число в регистре будет сдвинуто на один разряд вправо. С приходом второго импульса синхронизации триггеры T2 и T1 останутся в нулевом состоянии, а T0 будет переключён из единичного состояние в нулевое. На входе регистра под действием каждого импульса синхронизации получаем поочерёдно каждый разряд записанного числа, начиная с младшего, т.е. в последовательном коде. Таким образом, реверсивный регистр работает аналогично однонаправленному сдвиговому регистру за исключением наличия дополнительных входов направления сдвига. Сдвиговые регистры можно построить так, чтобы при считывании в них сохранялась ранее записанная информация. При считывании числа из сдвигового во все его триггеры устанавливаются в состояние нуля, то есть информация в них не сохраняется после считывания. Если же иметь цепь связи старшего разряда с младшим, то при прохождении тактовых импульсов код каждого разряда будет последовательно поступать не только на выходы регистра, но и на вход старшего разряда (при сдвиге вправо) для перезаписи. Благодаря этому при непрерывном поступлении тактовых импульсов записанное число в регистре будет циркулировать, т.е. информация не потеряется. Регистры такого типа называются кольцевыми. Сдвиговые регистры, реализованные в виде интегральных микросхем обычно имеют дополнительные входы для записи параллельного кода и одновременного сброса всех триггеров в нулевое состояние. Для этого обычно используются асинхронные R и S входы триггеров, поэтому эти функции являются приоритетными. Временные параметры интегральных микросхем регистров определяются триггерами, на

---

основе которых построены регистры, поэтому их временные параметры совпадают.

Память.

Оперативная память в сокращении может называться ОЗУ. Ее также называют оперативным запоминающим устройством, памятью с произвольным доступом, RAM. ОЗУ также можно назвать «оперативкой». RAM логически состоит из ячеек памяти. Каждая ячейка хранит количество бит, равное степени двойки. 2^3=8 бит, 2^4=16 бит, 2^5=32 бит, 2^6=64 бит. У каждой ячейки памяти есть свой адрес. Адрес ячейки «оперативки» выглядит следующим образом: FFFFFFFFF.

Регистровой памятью (Registered DIMM, RDIMM) называют модули ОЗУ, которые имеют на «борту» отдельный регистр для адресов «оперативки» и команд.

Контроллер ОЗУ в процессоре обращается к регистрам, регистры же направляют информацию в микросхемы памяти. Такая организация «оперативки» позволяет увеличить количество модулей на канал RAM за счет снижения электрической нагрузки на контроллер памяти. Контроллер находится либо в северном мосту материнской платы, либо в процессоре. Также вдвое уменьшается емкость модулей памяти, если модуль содержит два регистра.

Регистровая память — это буферизованная память. Как было обозначено выше — регистр — это буфер для адресов и команд при работе с памятью. Процессор или северный мост материнской платы отправляют данные, адреса ячеек памяти и команды. Регистры выполняют команды по указанным адресам.

Работа в Nandgame

• 
  Зайти на сайт nandgame.com.
  
• 
  При желании переключить интерфейс на русский.
  

• 
  Изучить интерфейс. Входы (input) в виде логических переменных, расположены снизу. Щелчком мыши по ним вы можете менять их состояние с 0 на 1 и обратно..
  
• 
  Ознакомиться с заданием, которое представлено в текстовом виде.
  
• 
  Изучить спецификацию, представленную в виде таблицы истинности логической функции.
  
• 
  Реализовать функцию управления, согласно спецификации. Для реализации вам представлены логические элементы.
  

• 
  Проверить своё решение, нажав кнопку «Check solution», при возникновении ошибок – исправить их.
  

• 
  Если уровень успешно пройден – перейти к следующему заданию, нажав на кнопку «Next level».
  

---

Смотрите также файлы

• Отчет по лабораторной работе 3 По дисциплине Химия (наименование учебной дисциплины, согласно учебному плану).docx

• Московская международная академия.docx

• Износостойкие сопла для распыления абразивных суспензий.pdf

• Туляремия.docx

• Лицо привлечено к уголовной ответственности за незаконную предпринимательскую деятельность при сдаче в аренду жилого помещения третьим лицам без регистрации в качестве индивидуального предпринимателя.docx