Добавлен: 05.12.2023
Просмотров: 12
Скачиваний: 1
ВНИМАНИЕ! Если данный файл нарушает Ваши авторские права, то обязательно сообщите нам.
МИНОБРНАУКИ РОССИИ
Санкт-Петербургский государственный
электротехнический университет
«ЛЭТИ» им. В.И. Ульянова (Ленина)
Кафедра РС
отчет
по лабораторной работе №3
по дисциплине «Цифровая электроника»
Тема: «Основы построения схем в пакете Quartus II»
Вариант - 22
| Студент гр.1402 | | Косарев А.М. |
| Преподаватель | | Богданов Д.В. |
Санкт-Петербург
2023
Цель работы:
Создать схему синхронного D-триггера и RS-триггера на языке Verilog и запрограммировать их в отладочную плату.
Задание:
1. Собрать схему асинхронного RS-триггера в текстовом редакторе. Для этого воспользоваться кодом из приложения.
Изучить схему, реализованную в RTL-Viewer.
Построить временные диаграммы, иллюстрирующие работу устройства.
Запрограммировать в отладочную плату. Тип ПЛИС – Altera Cyclone IV E EP4CE22F17C6. Указать входные сигналы на SW1(set), SW3(reset), выходной – на LED1.
2. Собрать схему асинхронного DL-триггера в текстовом редакторе. Для этого воспользоваться кодом из приложения.
Изучить схему, реализованную в RTL-Viewer.
Построить временные диаграммы, иллюстрирующие работу устройства.
Запрограммировать в отладочную плату. Указать входные сигналы на SW5(data), SW2(load), выходной – на LED5.
В отчете должно быть: текст программы, скриншоты из RTL-Viewer, PinPlanner, временные диаграммы при наличии задержек.
1) Текст программ:
а) RS-триггер
б) DL-триггер
2) Представление обоих триггеров в RTL-viewer:
а) RS-триггер:
б) DL-триггер:
3) Pin planner:
а) Rs-триггер:
б) DL-триггер:
4) Осциллограммы работы триггеров с учётом задержек:
а) RS-триггер:
б) DL-триггер:
Вывод:
В данной лабораторной работе мы создали схему асинхронного D-триггера и асинхронного RS-триггера на языке Verilog и увидели результаты их работы.