ВУЗ: Томский государственный университет систем управления и радиоэлектроники
Категория: Учебное пособие
Дисциплина: Электроника
Добавлен: 23.10.2018
Просмотров: 8983
Скачиваний: 15
41
VT
П
+U
ИП1
–U
ИП2
Вход1
Вход2
Выход
VT
А1
VT
А2
Рис. 9.4 — Схема логического
элемента на n-канальных транзисторах
В отличие от инвертора в логическом элементе
И
-
НЕ
вместо
одного включены последовательно n активных транзисторов, ко-
торые при той же структуре и напряжениях дают в n раз меньший
ток. Поэтому ЛЭ имеет приблизительно те же характеристики
и параметры, что и инвертор.
На рис. 9.5,
а
показана схема логического элемента
ИЛИ
-
НЕ
с параллельно включенными активными транзисторами. Если хо-
тя бы на один из входов подается напряжение
1
U , то соответ-
ствующий активный транзистор открыт и на выходе устанавлива-
ется напряжение
0
U . Если на все входы поступает напряжение
0
U , то все активные транзисторы закрыты и на выходе устанав-
ливается напряжение источника питания, соответствующее
1
U .
Логические элементы на комплементарных транзисто-
рах (КМДП)
Для реализации функции
И
-
НЕ
применяется последователь-
ное включение n-канальных и параллельное включение
р
-каналь-
ных транзисторов (рис. 9.6,
а
). При тех же геометрических разме-
рах транзисторов, что и в инверторе, ток, задаваемый n-ка-
нальньыми транзисторами в открытом состоянии, уменьшается
в m раз, а ток, задаваемый
р
-канальными транзисторами, увели-
чивается в m раз. Поэтому ЛЭ
И
-
НЕ
имеет характеристики и па-
раметры, близкие к инвертору.
42
VT
П
+U
ИП1
–U
ИП2
Вход1
Вход2
Выход
VT
А1
VT
А2
Рис. 9.5 — Схема логического элемента
на n канальных транзисторах
+U
П
VT
n2
VT
P2
VT
P1
Вход2
Выход
Вход1
VT
n1
Вход2
VT
n2
VT
P2
VT
P1
Выход
Вход1
VT
n1
+U
П
а б
Рис. 9.6 — Схемы логических элементов на комплементарных
транзисторах
Для реализации функции
ИЛИ
-
НЕ
применяется параллель-
ное включение n-канальных и последовательное включение p-
канальных транзисторов (рис. 9.6,
б
). Логический элемент
ИЛИ
-
НЕ
имеет характеристики и параметры, близкие к характеристи-
кам и параметрам инвертора.
43
9.4
Логические
элементы
динамического
типа
Очень высокое входное сопротивление МДП-транзисторов
позволяет создавать особый класс схем, называемых динамиче-
скими. Для них характерно кратковременное запоминание ин-
формации с помощью конденсаторов, в качестве которых обычно
используются емкости самих транзисторов. Применяют транзи-
сторы только с индуцированными каналами, чаще только одного
n-типа, хотя возможно использование и комплементарных струк-
тур. Для пояснения принципа работы динамических схем рас-
смотрим инвертор на рис. 9.7. В отличие от ранее изученных ста-
тических схем на затвор пассивного транзистора V
Т
П
с индуци-
рованным каналом подают импульсы Ф, называемые тактовыми,
с амплитудой, равной или превышающей напряжение источника
питания. В течение действия импульса пассивный транзистор от-
крыт. Если
0
ВХ
U
U
=
, то после окончания тактового импульса и
запирания транзистора V
Т
П
выходное напряжение
1
U поддержи-
вается («запоминается») конденсатором Сн. По мере его разряда
малым током закрытого транзистора VT
a
напряжение U
ВЫХ
мед-
ленно понижается. С приходом следующего тактового импульса
транзистор опять открывается и прежнее значение U
ВЫХ
восста-
навливается. Если частота импульсов достаточно велика, то в па-
узе между ними изменение мало и состояние элемента сохраняет-
ся. В отсутствие импульса ток источника питания и потребляемая
мощность практически равны нулю при любом сигнале на входе.
Таким образом, динамический элемент на n-канальных транзи-
сторах по сравнению со статическим элементом обладает в Q раз
меньшей мощностью. Q — скважность тактовых импульсов (от-
ношение их периода к длительности). Малая потребляемая мощ-
ность не единственное преимущество динамических схем. Другое
достоинство заключается в упрощении тех схем, где требуется
запоминание информации, например триггерных устройств с
внутренней задержкой, регистров, оперативных запоминающих
устройств и др. Площадь, занимаемая ими на кристалле, умень-
шается, а степень интеграции увеличивается. Для динамических
схем характерен синхронный режим работы, фронты сигналов на
входах и выходах ЛЭ формируются одновременно с фронтами
44
тактовых импульсов (синхронно с ними) или с небольшой посто-
янной задержкой. Легко видеть, что простейший инвертор (см.
рис. 9.7) не удовлетворяет этому требованию. Пусть в отсутствие
тактового импульса на выходе поддерживается напряжение
1
U ,
и в некоторый момент времени входное напряжение повышается
от
0
U до
1
U . Тогда транзистор VT
a
открывается, и на выходе
устанавливается напряжение, равное нулю (несинхронно с такто-
вым импульсом).
+U
ИП
С
П
VT
А
VT
П
Тактовые
импульсы Ф
U
ВХ
Рис. 9.7 — Схема инвертора
динамического типа
Для предотвращения этого в схему вводят так называемый
передаточный транзистор VT
пер
(рис. 9.8). В паузе между импуль-
сами он закрыт, и напряжение на выходе не изменяется, какие бы
сигналы ни поступали на вход. В БИС логические элементы вхо-
дят в последовательные цепочки разной длины. Если на все ЛЭ
подавать одни и те же тактовые импульсы, то синхронный режим
невозможен.
Ф
Вход
Выход
+U
П
VT
П
VT
А
VT
ПЕР
С
А
С
Н
Рис. 9.8 — Схема инвертора динамического
типа с передаточным транзистором
45
U
ВХ
U
ВЫХ2
U
ВЫХ1
U
ВХ1
Ф2
Т
Т
t
н
Ф2
Ф1
1
2
3
Ф1
∆t
t
t
t
t
t
а)
б
в
г
д
е
1
1
1
t
1
t
2
t
3
Рис. 9.9 — Схема подачи тактовых импульсов от двух фаз
Сигнал на выходе цепочки из N элементов задержится отно-
сительно входного на Nt
ЗДР.СР
. В цепочках разной длины выход-
ные сигналы будут появляться в разные моменты времени. Кроме
этого, длительность тактового импульса должна быть большой
(не менее времени задержки в самой длинной цепочке), что не
позволит существенно снизить мощность. Поэтому используют
две или четыре последовательности тактовых импульсов, сдвину-
тых относительно друг друга во времени. Соответственно схемы
называют двух- и четырехтактными. В двухтактных схемах на
нечетные ЛЭ цепочки подается первая последовательность так-
товых импульсов
Ф
1
, а на четные — вторая
Ф
2
. На рис. 9.9,
а