ВУЗ: Не указан

Категория: Не указан

Дисциплина: Не указана

Добавлен: 19.01.2025

Просмотров: 3649

Скачиваний: 1

ВНИМАНИЕ! Если данный файл нарушает Ваши авторские права, то обязательно сообщите нам.

СОДЕРЖАНИЕ

Путилин а.Б.

Введение

2. Классификация средств эвт

3. Поколения эвм

Принцип децентрализации управления

Принцип модульности построения

Принцип иерархичности построения структуры

Принцип иерархичности памяти

Мультипрограммные режимы

Перспективы развития структур эвм

6. Персональные эвм, как инструмент специалиста и их развитие.

Структуры вычислительных машин

Структуры вычислительных систем

8. Перспективы совершенствования архитектуры вм и вс

Тенденции развития больших интегральных схем

Тенденции развития элементной базы процессорных устройств

Тенденции развития полупроводниковых запоминающих устройств

Перспективные направления исследований в области архитектуры вс

Классификация архитектур системы команд

Классификация по составу и сложности команд

Классификация по месту хранения операндов

10. Стековая архитектура

11. Аккумуляторная архитектура системных команд

12. Регистровая архитектура вм

13. Архитектура вм с выделенным доступом к памяти

Устройство управления

Арифметико-логическое устройство

Основная память

Модуль ввода/вывода

15. Реализация микроопераций и микропрограмм. Понятие о микрооперациях и микропрограммах

Способы записи микропрограмм

Языки микропрограммирования

16. Организация шин

Типы шин

Физическая реализация шин

Особенности передачи сигналов по шинам

Адресация шин и некоторые характеристики

17. Организация памяти эвм

Память с чередованием адресов

Модели архитектуры памяти вычислительных систем

Модели архитектур совместно используемой памяти

Модели архитектур распределенной памяти

18. Характеристики систем памяти

19. Иерархия запоминающих устройств

Основная память

Блочная организация основной памяти

Расслоение памяти

20. Организация микросхем памяти

21. Основные направления в архитектуре процессоров

Конвейеризация вычислений

Синхронные линейные конвейеры

Метрики эффективности конвейеров

Нелинейные конвейеры

Конвейер команд

22. Построение однородно структурированных, континуальных вычислительных и управляющих систем Нейронные вычислительные системы Континуальные вычислительные и управляющие системы

Континуальной управляющей средой

Термины и определения (д.Б. По алфавиту)

Литература

Рис.10. Факторы, определяющие развитие архитектуры вычислительных

Систем

С каждым новым технологическим успехом многие из архитектурных идей пе­реходят на уровень практической реализации. Очевидно, что процесс этот будет продолжаться и в дальнейшем, однако возникает вопрос о скорости и тенденциях развития. Косвенный ответ можно получить, проанализировав тенденции совершенствова­ния технологий, главным образом полупроводниковых [1].

Тенденции развития больших интегральных схем

На современном уровне вычислительной техники подавляющее большинство ус­тройств ВМ и ВС реализуется на базе полупроводниковых технологий в виде сверх­больших интегральных микросхем (СБИС). Каждое нововведение в области архи­тектуры ВМ и ВС, как правило, связано с необходимостью усложнения схемы процессора или его составляющих и требует размещения на кристалле СБИС все большего числа логических или запоминающих элементов (ЛЭ, ЗУ). Задача может быть ре­шена двумя путями: увеличением размеров кристалла и уменьшением площади, занимаемой на кристалле элементарным транзистором, с одновременным повы­шением плотности упаковки таких транзисторов на кристалле.

Наиболее перспективным представляется увеличение размеров кристалла, но это только на первый взгляд. Кристаллической подложкой микросхемы служит тонкая пластина, представляющая собой срез цилиндрического бруска полупро­водникового материала. Полезная площадь подложки ограничена вписанным в окружность квадратом или прямоугольником. Увеличение диаметра кристалли­ческой подложки на 10% на практике позволяет получить до 60% прироста числа транзисторов на кристалле. К сожалению, технологические сложности, связанные с изготовлением кристаллической подложки большого размера без ухудшения однородности ее свойств по всей поверхности, чрезвычайно велики. Фактические тенденции в плане увеличения размеров кристаллической подложки СБИС ил­люстрирует рис. 11.

Точки излома на графике соответствуют годам, когда переход на новый раз­мер кристалла становится повсеместным. Каждому переходу обычно предшествуют 2-3-летиие исследования, а собственно переход на пластины увели­ченного диаметра происходит в среднем один раз в 9 лет.


Рис.11.Тенденция увеличения диаметра кристаллической подложки СБИС

Пока основные успехи в плане увеличения емкости СБИС связаны с уменьше­нием размеров элементарных транзисторов и плотности их размещения на крис­талле. Здесь тенденции эволюции СБИС хорошо описываются эмпирическим за­коном Мура. В 1965 году Мур заметил, что число транзисторов, которое удается разместить на кристалле микросхемы, удваивается каждые 12 месяцев. Он предсказал, что эта тенденция сохранится в 70-е годы, а начиная с 80-х темп роста начнет спадать. В 1995 году Мур уточнил свое предсказание, сделав прогноз, что удвоение числа транзисторов далее будет происходить каждые 24 месяца.

Создание интегральных микросхем предполагает два этапа. Первый из них но­сит название литографии и заключается в получении маски, определяющей струк­туру будущей микросхемы. На втором этапе маска накладывается па полупроводни­ковую пластину, после чего пластина облучается, в результате чего и формируется микросхема. Уменьшение размеров элементов на кристалле напрямую зависит от возможностей технологии (рис. 12.).

Рис.12.Размер минимального элемента на кристалле интегральной микросхемы

Современный уровень литографии сделал возможным серийный выпуск СБИС, в которых размер элемента не превышает 0,13 мкм. Чтобы оценить перспективы развития возможностей литографии на ближайший период, обратимся к прогнозу авторитетного эксперта в области полупроводниковых технологий — International Technology Roadmap for Semiconductors. Результаты прогноза относительно буду­щих достижений литографии, взятые из отчета за 2001 год, приведены на рис. 13.

Рис.13. Прогноз максимальных размеров элементов на кристалле СБИС

Наконец, еще одна общая тенденция в технологии СБИС — переход от алюми­ниевых соединительных линий на кристалле на медные. «Медная» технология позволяет повысить быстродействие СБИС примерно на 10% с одновременным снижением потребляемой мощности.

Приведенные выше закономерности определяют общие направления совершен­ствования технологий СБИС. Для более объективного анализа необходимо при­нимать во внимание функциональное назначение микросхем. В аспекте архитек­туры ВМ и ВС следует отдельно рассмотреть «процессорные» СБИС и СБИС запоминающих устройств.



Тенденции развития элементной базы процессорных устройств

Современные технологии производства сверхбольших интегральных микросхем позволяют разместить на одном кристалле логические схемы всех компонентов процессора. В настоящее время процессоры всех вычислительных машин реали­зуются в виде одной или нескольких СБИС. Более того, во многих многопроцес­сорных ВС используются СБИС, где на одном кристалле располагаются сразу несколько процессоров (обычно не очень сложных). Каждый успех создателей про­цессорных СБИС немедленно положительно отражается на характеристиках ВМ и ВС. Совершенствование процессорных СБИС ведется по разным направлениям. Для целей данного учебника основной интерес представляет увеличение количе­ства логических элементов, которое может быть размещено на кристалле, и повы­шение быстродействия этих логических элементов. Увеличение быстродействия ведет к наращиванию производительности процессоров даже без изменения их архитектуры, а в совокупности с повышением плотности упаковки логических элементов открывает возможности для реализации ранее недоступных архитектур­ных решений.

К увеличению числа ЛЭ на кристалле ведут три пути:

  • увеличение размеров кристалла;

  • уменьшение размеров элементарных транзисторов;

  • уменьшение ширины проводников, образующих внутренние шины или соеди­няющих логические элементы между собой.

Увеличение размеров кристаллов процессорных СБИС происходит в соответ­ствии с ранее рассмотренными общими тенденциями и не имеет каких-либо осо­бенностей.

Плотность упаковки логических элементов в процессорных СБИС принято оценивать количеством транзисторов, из которых, собственно, и строятся логи­ческие схемы процессора. Общие тенденции в плане плотности упаковки просле­дим на примере линейки микропроцессоров фирмы Intel (рис.14). Из рисунка видно, что количество транзисторов в микропроцессорах, выпущенных до 2002 года, хорошо согласуется с законом Мура. Та же закономерность прослеживается и для других типов процессорных СБИС. Достаточно близки и абсолютные показатели разных микропроцессоров, выпущенных приблизительно в один и тот же период. Так, микропроцессор Pentium 4 фирмы Intel содержит 42 млн. транзисторов, а мик­ропроцессор Athlon XL фирмы AMD — 37 млн.


Чтобы оценить перспективы роста плотности упаковки на ближайшие два де­сятилетия, на рис. 14 дополнительно приведены прогностические данные на период до 2020 года, взятые из. Нетрудно заметить, что прогноз также не слиш­ком расходится с уточненным законом Мура. Общий итог можно сформулировать следующим образом: плотность упаковки логических схем процессорных СБИС каж­дые два года будет возрастать вдвое.

Рис.14. Тенденция увеличения количества транзисторов на кристаллах процессорных СБИС

В качестве параметра, характеризующего быстродействие логических схем про­цессорных СБИС, обычно используют так называемую внутреннюю тактовую частоту. На рис.15. показаны значения тактовых частот микропроцессоров фирмы Intel. Из графика видно стремление к росту внутренней тактовой частоты процес­сорных СБИС: удвоение частоты происходит в среднем каждые два года. На ри­сунке присутствует также прогноз на ближайший период , из которого явствует, что в ближайшем будущем темп увеличения внутренней так­товой частоты может несколько снизиться.

Рис.15. Тенденция увеличения количества транспортов на кристаллах процессорных СБИС