ВУЗ: Не указан
Категория: Не указан
Дисциплина: Не указана
Добавлен: 19.01.2025
Просмотров: 3656
Скачиваний: 1
СОДЕРЖАНИЕ
Принцип децентрализации управления
Принцип модульности построения
Принцип иерархичности построения структуры
Перспективы развития структур эвм
6. Персональные эвм, как инструмент специалиста и их развитие.
Структуры вычислительных машин
Структуры вычислительных систем
8. Перспективы совершенствования архитектуры вм и вс
Тенденции развития больших интегральных схем
Тенденции развития элементной базы процессорных устройств
Тенденции развития полупроводниковых запоминающих устройств
Перспективные направления исследований в области архитектуры вс
Классификация архитектур системы команд
Классификация по составу и сложности команд
Классификация по месту хранения операндов
11. Аккумуляторная архитектура системных команд
12. Регистровая архитектура вм
13. Архитектура вм с выделенным доступом к памяти
Арифметико-логическое устройство
15. Реализация микроопераций и микропрограмм. Понятие о микрооперациях и микропрограммах
Особенности передачи сигналов по шинам
Адресация шин и некоторые характеристики
Модели архитектуры памяти вычислительных систем
Модели архитектур совместно используемой памяти
Модели архитектур распределенной памяти
18. Характеристики систем памяти
19. Иерархия запоминающих устройств
Блочная организация основной памяти
20. Организация микросхем памяти
21. Основные направления в архитектуре процессоров
Метрики эффективности конвейеров
Континуальной управляющей средой
Арифметико-логическое устройство
Это устройство, как следует из его названия, предназначено для арифметической и логической обработки данных. В машине, изображенной па рис. 16.1, оно содержит следующие узлы.
Операционный блок (ОПБ) представляет собой ту часть АЛУ, которая, собственно, и выполняет арифметические и логические операции над поданными на вход операндами. Выбор конкретной операции из возможного списка операций для данного ОПБ определяется кодом операции команды. В нашей ВМ код операции поступает непосредственно из регистра команды. В реальных машинах КОп зачастую преобразуется в МПА в иную форму и уже из микропрограммного автомата поступает в АЛУ. Операционные блоки современных АЛУ строятся как комбинационные схемы, то есть они не обладают, внутренней памятью и до момента сохранения результата операнды должны присутствовать на входе блока.
Регистры операндов регистры РХ и PY обеспечивают сохранение операндов на входе операционного блока вплоть до получения результата операции и его записи (в нашем случае I в аккумулятор).
Регистр признаков (РПрз) предназначен для фиксации и хранения признаков (флагов), характеризующих результат последней выполненной арифметической или логической операции. Такие признаки могут информировать о равенстве результата нулю, о знаке результата, о возникновении переноса из старшего разряда, переполнении разрядной сетки и т. д. Содержимое РПрз обычно используется устройством управления для реализации условных переходов по результатам операций АЛУ. Под каждый из возможных признаков отводится один разряд РПрз.
Формирование признаков осуществляется блоком формирования состояний регистра признаков, который может входить в состав ОПБ либо реализуется в виде внешней схемы, располагаемой между операционным блоком и РПрз.
Аккумулятор (Акк) — это регистр, на который возлагаются самые разнообразные функции. Так, в него предварительно загружается один из операндов, участвующих в арифметической или логической операции. В Акк может храниться результат предыдущей команды и в него же заносится результат очередной операции. Через Акк зачастую производятся операции ввода и вывода.
Строго говоря, аккумулятор в равной мере можно отнести как к АЛУ, так и к УУ, а в ВМ с регистровой архитектурой его можно рассматривать как один из регистров общего назначения.
Основная память
Вне зависимости от типа используемых микросхем основная память (ОП) представляет собой массив запоминающих элементов (ЗЭ), организованных в виде ячеек, способных хранить некую единицу информации, обычно один байт. Каждая ячейка имеет уникальный адрес. Ячейки ОП организованы в виде матрицы, а выбор ячейки осуществляется путем подачи разрешающих сигналов на соответствующие строку и столбец этой матрицы. Это обеспечивается дешифратором адреса памяти, преобразующим поступивший из РАП адрес ячейки в разрешающие сигналы, подаваемые в горизонтальную и вертикальную линии, на пересечении которых расположена адресуемая ячейка. При современной емкости ОП для реализации данных сигналов приходится использовать несколько микросхем запоминающих устройств (ЗУ). В этих условиях процесс обращения к ячейке состоит из выбора нужной микросхемы (на основании старших разрядов адреса) и выбора ячейки внутри микросхемы (определяется младшими разрядами адреса). Первая часть процедуры производится внешними схемами, а вторая — внутри микросхем ЗУ.
Модуль ввода/вывода
Структура приведенного на рис.28 модуля ввода/вывода (МВБ) обеспечивает только пояснение логики работы ВМ. В реальных ВМ реализация этого устройства машины может существенно отличаться от рассматриваемой. Задачей МВВ является обеспечение подключения к ВМ различных периферийных устройств (ПУ) и обмена информацией с ними. В рассматриваемом варианте МВВ состоит из дешифратора номера порта ввода/вывода, множества портов ввода и множества портов вывода.
Портом называют схему, ответственную за передачу информации из периферийного устройства ввода в аккумулятор АЛУ (порт ввода) или из аккумулятора на периферийное устройство вывода (порт вывода). Схема обеспечивает электрическое и логическое сопряжение ВМ с подключенным к нему периферийным устройством.
В модуле ввода/вывода рассматриваемой ВМ предполагается, что каждое ПУ подключается к своему порту. Каждый порт имеет уникальный номер, который указывается в адресной части команд ввода/вывода. Дешифратор номера порта ввода/ вывода (ДВВ) обеспечивает преобразование номера порта в сигнал, разрешающий операцию ввода или вывода па соответствующем порте. Непосредственно ввод (вывод) происходит при поступлении из МПА сигнала Вв (Выв).
15. Реализация микроопераций и микропрограмм. Понятие о микрооперациях и микропрограммах
Для пояснения логики функционирования ВМ ее целесообразно представить в виде совокупности узлов, связанных между собой коммуникационной сетью (рис.29.). Процесс функционирования вычислительной машины состоит из последовательности пересылок информации между ее узлами и элементарных действий, выполняемых в узлах. Понятие узла здесь трактуется весьма широко: от регистра До АЛУ или основной памяти. Также широко следует понимать и термин «элементарное действие». Это может быть установка регистра в некоторое состояние или выполнение операции в АЛУ. Любое элементарное действие производится при Поступлении соответствующего сигнала управления (СУ) из микропрограммного автомата устройства управления. Возможная частота формирования сигналов на
Рис. 29. Вычислительная машина с позиций микроопераций и сигналов управления
выходе автомата определяется синхронизирующими импульсами, поступающими от генератора тактовых импульсов (ГТИ). Элементарные пересылки или преобразования информации, выполняемые в течение одного такта сигналов синхронизации, называются микрооперациями. В течение одного такта могут одновременно выполняться несколько микроопераций. Совокупность сигналов управления, вызывающих микрооперации, выполняемые в одном такте, называют микрокомандой. Относительно сложные действия, осуществляемые вычислительной машиной в процессе ее работы, реализуются как последовательность микроопераций и могут быть заданы последовательностью микрокоманд, называемой микропрограммой. Реализует микропрограмму, то есть вырабатывает управляющие сигналы, задаваемые ее микрокомандами, микропрограммный автомат (МГТА).
Способы записи микропрограмм
Для записи микропрограмм в компактной форме используются граф-схемы алгоритмов и языки микропрограммирования.
Граф-схема алгоритма (ГСА) имеет вид ориентированного графа. При построении графа оперируют пятью типами вершин (рис. 30).
Начальная вершина (см. рис. 30, а) определяет начало микропрограммы и не имеет входов. Конечная вершина (см. рис.30, б) указывает конец микропрограммы, поэтому
Рис.30. Разновидности вершин граф-схемы алгоритма: а — начальная; 6 — конечная; в — операторная; г — условная; д — ждущая
имеет только вход. В операторную вершину (см. рис.30, в) вписывают микрооперации, выполняемые в течение одного машинного такта. С вершиной связаны один вход и один выход. Условная вершина (см. рис.30, г) используется для ветвления вычислительного процесса. Она имеет один вход и два выхода, соответствующие позитивному («Да») и негативному («Нет») исходам проверки условия, записанного в вершине. С помощью ждущей вершины (см. рис.30, д) можно описывать ожидание в работе устройств. В этом случае выход «Да» соответствует снятию причины, вызвавшей ожидание.
Граф-схемы алгоритмов составляются в соответствии со следующими правилами:
1. ГСА должна содержать одну начальную, одну конечную и конечное множество операторных и условных вершин.
2. Каждый выход вершины ГСА соединяется только с одним входом.
3. Входы и выходы различных вершин соединяются дугами, направленными от выхода к входу.
4. Для любой вершины ГСА существует, по крайней мере, один путь из этой вершины к конечной вершине, проходящий через операторные и условные вершины в направлении соединяющих их дуг.
5. В каждой операторной вершине записываются микрооперации у, соответствующие одной микрокоманде Y.
6. В каждой условной вершине записывается один из элементов множества логических условий х.
7. Начальной вершине ставится в соответствие фиктивный оператор уа, а конечной — фиктивный оператор yk. На рис.31. показан пример микропрограммы, записанной на языке ГСА.
Рис. 31. Пример граф-схемы микропрограммы
В примере микрокоманда Ух инициирует микрооперации yt и у6, микрокоманда Y2 — микрооперациюу2, a F3- микрооперацииу3,уА,у5 и у7.