ВУЗ: Не указан
Категория: Не указан
Дисциплина: Не указана
Добавлен: 19.01.2025
Просмотров: 3684
Скачиваний: 1
СОДЕРЖАНИЕ
Принцип децентрализации управления
Принцип модульности построения
Принцип иерархичности построения структуры
Перспективы развития структур эвм
6. Персональные эвм, как инструмент специалиста и их развитие.
Структуры вычислительных машин
Структуры вычислительных систем
8. Перспективы совершенствования архитектуры вм и вс
Тенденции развития больших интегральных схем
Тенденции развития элементной базы процессорных устройств
Тенденции развития полупроводниковых запоминающих устройств
Перспективные направления исследований в области архитектуры вс
Классификация архитектур системы команд
Классификация по составу и сложности команд
Классификация по месту хранения операндов
11. Аккумуляторная архитектура системных команд
12. Регистровая архитектура вм
13. Архитектура вм с выделенным доступом к памяти
Арифметико-логическое устройство
15. Реализация микроопераций и микропрограмм. Понятие о микрооперациях и микропрограммах
Особенности передачи сигналов по шинам
Адресация шин и некоторые характеристики
Модели архитектуры памяти вычислительных систем
Модели архитектур совместно используемой памяти
Модели архитектур распределенной памяти
18. Характеристики систем памяти
19. Иерархия запоминающих устройств
Блочная организация основной памяти
20. Организация микросхем памяти
21. Основные направления в архитектуре процессоров
Метрики эффективности конвейеров
Континуальной управляющей средой
Тенденции развития полупроводниковых запоминающих устройств
По мере повышения возможностей вычислительных средств растут и «аппетиты» программных приложений относительно емкости основной памяти. Эту ситуацию отражает так называемый закон Паркинсона: «Программное обеспечение увеличивается в размерах до тех пор, пока не заполнит всю доступную на данный момент память». В цифрах тенденция возрастания требований к емкости памяти выглядит так: увеличение в полтора раза каждые два года. Основная память современных ВМ и ВС формируется из СБИС полупроводниковых запоминающих устройств, главным образом динамических ОЗУ. Естественные требования к таким СБИС: высокие плотность упаковки запоминающих элементов и быстродействие, низкая стоимость.
Плотность упаковки запоминающих элементов на кристалле динамического ОЗУ принято характеризовать емкостью хранимой информации в битах. Представление о современном состоянии и перспективах на ближайшее будущее дает график, приведенный на рис.16. Для СБИС памяти также подтверждается справедливость закона Мура и предсказанное им уменьшение темпов повышения плотности упаковки. В целом можно предсказать, что число запоминающих элементов на кристалле будет возрастать в два раза каждые полтора года, запоминающих устройств основной памяти.
Рис.16.Тенденция увеличения количества запоминающих элементов на кристалле СБИС динамических запоминающих устройств
Рис.17.Разрыв в производительности процессоров и динамических запоминающих устройств
Проблема постоянно усугубляется несоответствием темпов роста тактовой частоты процессоров и быстродействия памяти, и особых перспектив в этом плане пока не видно, что иллюстрирует рис.17. Абсолютные темпы снижения длительности цикла памяти, начиная с 1980 года, показаны на рис.18. Общая тенденция; на двукратное уменьшение длительности цикла динамического ЗУ уходит примерно 15 лет.
Рис.18. Быстродействие микросхем динамической памяти
В плане снижения стоимости СБИС памяти перспективы весьма обнадеживающие (рис.19). В течение достаточно длительного времени стоимость в пересчете на один бит снижается примерно на 25-40% в год.
Год
Рис.19.Тенденция снижения стоимости СБИС динамической памяти в пересечении на 1 Мбит
Перспективные направления исследований в области архитектуры вс
Основные направления исследований в области архитектуры ВМ и ВС можно условно разделить на две группы: эволюционные и революционные. К первой группе следует отнести исследования, целью которых является совершенствование методов реализации уже достаточно известных идей. Изыскания, условно названные революционными, направлены на создание совершенно новых архитектур, принципиально отличных от уже ставшей традиционной фон-неймановской архитектуры.
Большинство из исследований, относимых к эволюционным, связано с совершенствованием архитектуры микропроцессоров (МП). В принципе кардинально новых архитектурных подходов в микропроцессорах сравнительно мало. Основные идеи, лежащие в основе современных МП, были выдвинуты много лет тому назад, но из-за несовершенства технологии и высокой стоимости реализации нашли применение только в больших универсальных ВМ (мэйнфреймах) и суперЭВМ. Наиболее значимые из изменений в архитектуре МП связаны с повышением уровня параллелизма на уровне команд (возможности одновременного выполнения нескольких команд). Здесь в первую очередь следует упомянуть конвейеризацию, суперскалярную обработку и архитектуру с командными словами сверхбольшой длины (VLIW). После успешного переноса на МП глобальных архитектурных подходов «больших» систем основные усилия исследователей теперь направлены на частные архитектурные изменения. Примерами таких эволюционных архитектурных изменений могут служить: усовершенствованные методы предсказания переходов в конвейере команд, повышение частоты успешных обращений к кэшпамяти за счет усложненных способов буферизации и т. п.
Наблюдаемые нами достижения в области вычислительных средств широкого применения пока обусловлены именно «эволюционными» исследованиями. Однако уже сейчас очевидно, что, оставаясь в рамках традиционных архитектур, мы довольно скоро натолкнемся на технологические ограничения. Один из путей преодоления технологического барьера лежит в области нетрадиционных подходов. Исследования, проводимые в этом направлении, по нашей классификации отнесены к «революционным». Справедливость такого утверждения подтверждается первыми образцами ВС с нетрадиционной архитектурой.
Оценивая перспективы эволюционного и революционного развития вычислительной техники, можно утверждать, что на ближайшее время наибольшего прогресса можно ожидать на пути использования идей параллелизма на всех его уровнях и создания эффективной иерархии запоминающих устройств.
Архитектура системы команд
Системой команд вычислительной машины называют полный перечень команд, которые способна выполнять данная ВМ. В свою очередь, под архитектурой системы команд (АСК) принято определять те средства вычислительной машины, которые видны и доступны программисту. АСК можно рассматривать как линию согласования нужд разработчиков программного обеспечения с возможностями создателей аппаратуры вычислительной машины (рис. 20).
Рис.20. Архитектура системы команд как интерфейс
между программным и аппаратным обеспечением
В конечном итоге, цель тех и других - реализация вычислений наиболее эффективным образом, то есть за минимальное время, и здесь важнейшую роль играет правильный выбор архитектуры системы команд.
В
упрощенной трактовке время выполнения
программы (Твыч)
можно определить через число команд в
программе (Nком),
среднее
количество тактов процессора, приходящихся
на одну команду (CPI),
и
длительность тактового периода
пр:
Tвыч=Nком
CPI
np.
Каждая из составляющих выражения зависит от одних аспектов архитектуры системы команд и, в свою очередь, влияет на другие (рис. 21), что свидетельствует о необходимости чрезвычайно ответственного подхода к выбору АСК.
Рис.21. Взаимосвязь между системой команд и факторами, определяющими эффективность вычислений
Общая характеристика архитектуры системы команд вычислительной машины определяется следующими факторами:
1. Какого вида данные будут представлены в вычислительной машине и в
какой форме?
2. Где эти данные могут храниться помимо основной памяти?
3. Каким образом будет осуществляться доступ к данным?
4. Какие операции могут быть выполнены над данными?
5. Сколько операндов может присутствовать в команде?
6. Как будет определяться адрес очередной команды?
7. Каким образом будут закодированы команды?
Рассмотрим наиболее распространенные архитектуры системы команд, как в описательном плане, так и с позиций эффективности. Далее приводятся доступные статистические данные, позволяющие дополнить качественный анализ различных АСК количественными показателями. Большинство представленных статистических данных почерпнуто из общепризнанного источника — публикаций Д. Хеннеси и Д. Паттерсона приведенных в [2]. Данные были получены в результате реализации на вычислительной машине DEC VAX трех программных продуктов: компилятора с языка С GCC, текстового редактора ТеХ и системы автоматизированного проектирования Spice. Считается, что GCC и ТеХ показательны для программных приложений, где превалируют целочисленные вычисления и обработка текстов, a Spice может рассматриваться как типичный представитель вычислений с вещественными числами. С учетом того, что архитектура вычислительной машины VAX в известном смысле уже устарела, Хеннеси и Паттерсоном, а также приверженцами их методики были проведены дополнительные исследования, где программы GCC, Spice и ТеХ выполнялись на более современной ВМ, в частности MIPS R2000. Доступные данные для этого варианта также приводятся.