Файл: Семейство микроконтроллеров MSP430X1XX, руководство пользователя (2004).pdf
ВУЗ: Не указан
Категория: Не указан
Дисциплина: Не указана
Добавлен: 16.06.2025
Просмотров: 2790
Скачиваний: 1
MSP430x1xxFamily
Разрешение прерывания по захвату/сравнению. Этот бит разре- |
||||
CCIE |
Бит 4 |
шает запрос прерывания от соответствующего флага CCIFG. |
||
0 |
– Прерывание запрещено |
|||
1 |
– Прерывание разрешено |
|||
CCI |
Бит 3 |
Вход захвата/сравнения. Выбранный входной сигнал может быть |
||
прочитан этим битом. |
||||
Выход. Этот бит указывает состояние вывода. Если выбран режи- |
||||
OUT |
Бит 2 |
ма вывода 0, этот бит напрямую управляет состоянием выхода. |
||
0 |
– Низкий уровень выхода |
|||
1 |
– Высокий уровень выхода |
|||
Переполнение захвата. Этот бит указывает, что произошло пере- |
||||
COV |
Бит 1 |
полнение захвата. Бит COV должен быть сброшен программно. |
||
0 |
– Переполнения захвата не произошло |
|||
1 |
– Произошло переполнение захвата |
|||
Флаг прерывания захвата/сравнения |
||||
CCIFG |
Бит 0 |
0 – Прерывание не ожидается |
||
1 |
– Ожидается прерывание |
|||
TBIV, регистр вектора прерывания таймера В
15 |
14 |
13 |
12 |
11 |
10 |
9 |
8 |
|||||||||||||
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
|||||||||||||
r0 |
r0 |
r0 |
r0 |
r0 |
r0 |
r0 |
r0 |
|||||||||||||
7 |
6 |
5 |
4 |
3 |
2 |
1 |
0 |
|||||||||||||
0 |
0 |
0 |
0 |
TBIVx |
0 |
|||||||||||||||
r0 |
r0 |
r0 |
r0 |
r•(0) |
r•(0) |
r•(0) |
r0 |
|||||||||||||
TBIVx |
Биты 15-0 |
Значение вектора прерывания таймера В |
||||||||||||||||||
Содержимое |
Источник |
Флаг |
Приоритет |
|||||||||||||||||
TBIV |
прерывания |
прерывания |
прерывания |
|||||||||||||||||
00h |
Прерывание не ожидается |
– |
||||||||||||||||||
02h |
Захват/сравнение 1 |
TBCCR1 CCIFG |
Высший |
|||||||||||||||||
04h |
Захват/сравнение 2 |
TBCCR2 CCIFG |
||||||||||||||||||
06h |
Захват/сравнение 3* |
TBCCR3 CCIFG |
||||||||||||||||||
08h |
Захват/сравнение 4* |
TBCCR4 CCIFG |
||||||||||||||||||
0Ah |
Захват/сравнение 5* |
TBCCR5 CCIFG |
||||||||||||||||||
0Ch |
Захват/сравнение 6* |
TBCCR6 CCIFG |
||||||||||||||||||
0Eh |
Переполнение таймера |
TBIFG |
Низший |
|||||||||||||||||
* Только в устройствах MSP430x14x, MSP430x16x. |
||||||||||||||||||||
Библиотека Компэла |
||||||||||||||||||||
220 |
||||||||||||||||||||
MSP430x1xxFamily
Периферийный интерфейс USART, режим UART
Универсальный синхронно/асинхронный приемопередающий (USART) периферийный интерфейс поддерживает два последовательных режима в одном аппаратном модуле. Этот раздел описывает работу асинхронного режима UART. USART0 реализован в устройствах MSP430x12xx, MSP430x13xx и MSP430x15x. В дополнение к USART0 в устройствах MSP430x14x и MSP430x16x реализован второй идентичный USART модуль – USART1.
13.1.Введение в USART: режим UART
Васинхронном режиме USART подключает MSP430 к внешней системе через два внешних вывода: URXD и UTXD. Режим UART выбирается при очистке бита SYNC.
Режим UART имеет следующие возможности:
•7- или 8-разрядные данные с проверкой четности/нечетности и без контроля четности
•Независимые сдвиговые регистры передачи и приема
•Раздельные буферные регистры передачи и приема
•Передача и прием начинаются с младшего бита данных
•Встроенные коммуникационные протоколы свободной линии и адресного бита для многопроцессорных систем
•Определение в приемнике стартового фронта сигнала для автоматического пробуждения из режимов LPMx
•Программируемая скорость передачи с модуляцией для поддержки дробных величин скоростей
•Флаги статуса для обнаружения ошибок, блокировки и определения адреса
•Возможны независимые прерывания для приема и передачи
На рис. 13-1 показан USART, сконфигурированный в режиме UART.
13.2.Работа USART: режим UART
Врежиме UART модуль USART передает и принимает символы на скорости, асинхронной другому устройству. Синхронизация каждого символа основана на выбранной скорости передачи USART. Для выполнения функций передачи и приема используется одинаковая скорость в бодах.
13.2.1. Инициализация и сброс USART
Модуль USART сбрасывается сигналом PUC или при установке бита SWRST. После PUC бит SWRST автоматически устанавливается, оставляя
222 |
Библиотека Компэла |
|
Раздел XIII. |
Периферийный интерфейс USART, режим UART |
SWRST URXEx*URXEIE URXWIE |
|||||||||||
URXIFGx* |
SYNC= 0 |
||||||||||
FE PE OE BRK |
Управление приемом |
||||||||||
Статус приема |
Буфер приема UxRXBUF |
LISTEN |
MM |
SYNC |
|||||||
0 |
1 |
1 |
SOMI |
||||||||
RXERR |
RXWAKE |
Сдвиговый регистр приема |
|||||||||
1 |
0 |
0 |
|||||||||
URXD |
|||||||||||
SSEL1 SSEL0 SP |
CHAR |
PEV |
PENA |
1 |
|||||||
UCLKI |
00 |
Генератор скорости |
UCLKS |
0 |
|||||||
передачи |
STE |
||||||||||
ACLK |
01 |
||||||||||
Прескалер/Делитель UxBRx |
|||||||||||
SMCLK |
10 |
||||||||||
SMCLK |
11 |
Модулятор UxMCTL |
UTXD |
||||||||
SP |
CHAR |
PEV |
PENA |
||||||||
WUT |
Сдвиговый регистр |
1 |
1 |
SIMO |
|||||||
передачи |
|||||||||||
TXWAKE |
Буфер передачи UxTXBUF |
0 |
0 |
||||||||
UTXIFGx* |
|||||||||||
Управление передачей |
|||||||||||
SYNC CKPH CKPL |
|||||||||||
SWRST UTXEx* TXEPT |
STC |
Фаза синхронизации |
UCLK |
||||||||
UCLKI |
|||||||||||
и полярность |
|||||||||||
* См. справочное руководство конкретного устройства для выяснения расположения SFR
Рис. 13-1. Блок-схема USART в режиме UART
USART в состоянии сброса. Когда бит SWRST установлен, сброшены биты URXIEx, UTXIEx, URXIFGx, RXWAKE, TXWAKE, RXERR, BRK, PE, OE, FE и установлены биты UTXIFGx и TXEPT. Флаги разрешения приема и передачи URXEx и UTXEx не изменяются битом SWRST. Очистка SWRST позволяет модулю USART функционировать. См. также раздел «Модуль USART, режим I2C» при реконфигурировании USART0 из режима I2C в режим UART.
Примечание: Инициализация и реконфигурирование модуля USART
Процесс инициализации/реконфигурирования USART необходимо выполнять так:
Библиотека Компэла |
223 |
|
MSP430x1xxFamily
1)Установить SWRST (BIS.B #SWRST,&UxCTL)
2)Инициализировать все регистры USART установкой SWRST=1 (включая
UxCTL)
3)Включить модуль USART через MEx SFRs (URXEx и/или UTXEx)
4)Программно очистить SWRST (BIC.B #SWRST,&UxCTL)
5)Разрешить прерывания (если необходимо) через IEx SFRs (URXIEx и/или UTXIEx)
Невыполнение этой последовательности может привести к непредсказуемому поведению USART.
13.2.2.Формат символа
Формат символа USART, показанный на рис. 13-2, содержит стартовый бит, семь или восемь битов данных, бит контроля четности, адресный бит (в адресном режиме) и один или два стоповых бит. Период битов определяется выбранным источником тактовых импульсов и настройкой регистров скорости передачи.
Метка |
||||||||||||||
ST |
D0 |
D6 |
D7 |
AD |
PA |
SP SP |
||||||||
Пространство |
||||||||||||||
[2•й стоповый бит, SP = 1] |
||||||||||||||
[Бит четности, PENA = 1] |
||||||||||||||
[Необязательный бит] |
[Бит адреса, MM = 1] |
|||||||||||||
[8•й бит данных, CHAR = 1] |
||||||||||||||
Рис. 13-2. Формат символа
13.2.3. Асинхронные коммуникационные форматы
Когда два устройства обмениваются информацией асинхронно, в качестве протокола используется формат «свободная линия». Когда связываются три или более устройств, USART поддерживает многопроцессорные коммуникационные форматы со свободной линией и формат с адресным битом.
Многопроцессорный формат со свободной линией
Когда MM=0, выбирается многопроцессорный формат со свободной линией. Блоки данных на линиях передачи или приема разделены временем простоя, как показано на рис. 13-3. Простой линии приема обнаруживается, когда приняты 10 или более непрерывных логических единиц (меток) после первого стопового бита символа. Когда для свободной линии используются два стоповых бита, второй стоповый бит принимается за первый маркерный бит периода простоя.
224 |
Библиотека Компэла |
|