Файл: 1. основные характеристики надежности рэс и радиокомпонентов характеристики надежности рэс.pdf

76
Поясним это на простейшем примере. Из теории радиотехнических устройств известно, что период колебания
T
низкочастотного импульсного генератора определяется выражением:


k
RC
T


1
ln
2
, где
R
и
C
– времязадающие элементы, а
k
– постоянная.
При заданном
01 0
)
(



T
T
определим допуски
)
(
R
R


и
)
(
C
C


на основе (4.36):
1





T
R
R
T
A
R
T
;
1





T
C
C
T
A
C
T
;
007 0
2
)
(
)
(
)
(









T
T
C
C
R
R
На втором этапе определяем для выбранного конденсатора допуск или
)
(
C
C


и, соответственно, корректируем значения
)
(
R
R


5. ОТКАЗОУСТОЙЧИВЫЕ УСТРОЙСТВА РЭС
5.1. Функциональное диагностирование цифровых устройств
Функциональным называют метод диагностики без применения специ- альных тестовых воздействий на объект (устройство, систему) [4]. При этом диагностирование, т. е. проверка правильности функционирования и поиск дефектных элементов или устройств, происходит непосредственно в рабочем режиме функционирования объекта. Главным достоинством функциональ- ного метода является возможность обнаружения неисправности в момент ее возникновения или с незначительной задержкой во времени.
Диагностирующие устройства наиболее часто включают в состав циф- ровых устройств и систем, отличающихся сложной структурой и большим числом элементов, поэтому дальнейший материал относится именно к этому классу устройств.
Рис. 5.1
Устройство функционального диагностирования (рис. 5.1) анализирует входные воздействия
n
X
X
X
,
,
,
2 1

и выходные сигналы
l
Z
Z
Z
,
,
,
2 1

циф-
X
1
, …, X
n
Z
1
, …, Z
l
F
1
, …, F
m
n
n
l
l
m
ЦУ
СВК

77
рового устройства ЦУ и вырабатывает дополнительные выходные сигналы
m
F
F
F
,
,
,
2 1

. В практике для устройств, выполняющих функциональное диа- гностирование, принято специальное наименование – схемы встроенного контроля СВК.
Принято считать появление нескольких неисправностей одновременно маловероятным событием, что является обычным для высоконадежных сис- тем. Отметим, что СВК при этом обнаруживает наряду с устойчивыми отка- зами (неисправностями) отказы типа сбоев.
Важным требованием, предъявляемым к СВК, является самопроверяе- мость, т. е. способность обнаруживать собственную неисправность при нор- мально работающем ЦУ. Для этого СВК должна вырабатывать не менее двух выходных сигналов
)
,
(
2 1
F
F
, в противном случае одна из разновидностей не- исправностей типа const

F
(0 или 1) не может быть обнаружена.
Рассмотрим некоторые способы построения СВК.
Способ самопроверяемого дублирования.
В этом случае СВК представ- ляет собой совокупность дублирующего устройства, аналогичного диагно- стируемому ЦУ, и сравнивающего устройства, отвечающего требованию са- мопроверяемости. Функциональная электрическая схема для случая ЦУ с тремя выходами приведена на рис. 5.2. Схема сравнения является двухсту- пенчатой и, очевидно, может наращиваться аналогичными ступенями при необходимости обслуживания большого числа выходов.
Рис. 5.2
С учетом инверсии сигналов дублирующего ЦУ выходные сигналы схе- мы сравнения первой ступени описываются функциями
P
1,
P
2 вида
1
Z
X
1
, …, X
n
1
Z
P1
P2
n
n
ЦУ1
ЦУ2 1
1 1
1 1
1 1
&
&
&
&
°
°
°
2
Z
3
Z
2
Z
3
Z
1
F
2
F
&
&
&
&

78 2
2 1
1 1
Z
Z
Z
Z
P




;
1 2
2 1
2
Z
Z
Z
Z
P




Таким образом, при ошибочном значении одного из сигналов
1
Z
,
2
Z
,
1
Z,
2
Z
возникнет комбинация функций
0 0
,
2 1

P
P
либо 1 1 , а в случае правильного функционирования обоих ЦУ (при
1 1
Z
Z


,
2 2
Z
Z


) – комбинация
1 0
,
2 1

P
P
либо 0 1 . Вторая ступень схемы сравнения проверяет соответствие
3
Z
и
3
Z :
2 1
1 3
3
P
Z
P
Z
F



;
1 2
2 3
3
P
Z
P
Z
F



Разумеется, можно синтезировать самопроверяемую схему сравнения с большим количеством контрольных выходов и другим кодированием сигна- лов
i
F
. Оценивая данный способ построения СВК, следует особо отметить его универсальность и простоту технической реализации, однако затраты ап- паратных средств достаточно велики.

Способ построения СВК по модулю 2.
Этот способ тоже имеет типо- вую схему реализации (рис. 5.3), которая содержит дополнительное цифро- вое устройство ДЦУ и группу многовходовых суммматоров по модулю 2. За счет более простой (по сравнению с основным ЦУ) схемы ДЦУ в ряде случа- ев может быть получена значительная экономия аппаратных средств. Пред- полагается, что ЦУ и ДЦУ представляют собой синхронные автоматы с об- щим входом синхронизации СИ. По известной таблице переходов ЦУ и его схеме находятся группы независимых выходов, а затем структура ДЦУ. По- дробная методика приведена в [5], здесь же рассмотрим простейший вариант задачи, когда ЦУ представлено схемой комбинационного типа.
Рис. 5.3
В этом случае 2 выхода ЦУ независимы, если при любом наборе вход- ных переменных оба выхода имеют правильные значения (при неисправ-
X
1
, …, X
n
Z
1
, …, Z
k
k
l
n
n
СИ
ДЦУ
ЦУ
М2
М2

79
ности какого-либо элемента). Несколько выходов можно объединить в груп- пу независимых выходов при условии их попарной независимости и сфор- мировать общий выходной сигнал
i

при помощи свертки по модулю 2 мно- говходовым сумматором. ДЦУ должно формировать выходные сигналы
m
Z
Z
Z



,
,
,
2 1

, инверсные значениям сигналов сумматоров (
i
i
Z



). Взаим- ное соответствие этих сигналов анализируют с помощью уже рассмотренной многоступенчатой схемы сравнения.
Для некоторых простейших типов автоматов с памятью (счетчики, ре- гистры) схемы ДЦУ оказываются элементарными, как, например, в показан- ном на рис. 5.4 СВК сдвигового регистра.
Рис. 5.4
Наряду с суммированием по модулю 2 в СВК комбинационных уст- ройств иногда применяют и другие варианты свертки. Заметим, что самопро- веряемые комбинационные устройства допускают реализацию по схеме с од- ним выходом – в этом случае необходимо на одном интервале анализа с по- мощью дополнительного сигнала переключать признак контроля (четность/ нечетность). Очевидно, что это позволяет выявлять константные неисправ- ности при несколько меньших затратах аппаратных средств, но сопровожда- ется почти двукратным ограничением быстродействия.
5.2. Методы построения отказоустойчивых цифровых устройств
Отказоустойчивые устройства и системы проектируют с использованием аппаратной и информационной избыточности, причем по мере совершен- ствования технологии производства БИС становится реальным применение весьма сложных структур, еще недавно представлявших лишь теоретический интерес. Большинство этих систем содержит в качестве ядра вычислитель- ные средства, поэтому наряду с традиционными структурными методами по-
φ
1
Z
2
φ
2
=1
Z
3
Z
4
X
1 1
Z
J
C
K
TT
D
C
RG
=1 1
2 4
8
•
СИ
1
Z

80
вышения надежности (мажоритарное резервирование, дублирование и т. п.) таких компонентов, как процессор, для запоминающих устройств, представ- ляющих регулярные структуры из однотипных элементов, разработаны и другие более экономичные способы.
Избыточные структуры со сравнением выходных сигналов.
В эту группу входят 3 способа: мажоритарное резервирование, резервирование с пороговой схемой контроля (ПСК) и резервирование по методу полного пар- ного сравнения.
Мажоритарное резервирование
широко применяется в силу простоты перехода от неизбыточной реализации к избыточной. Как правило, исполь- зуют троированные мажоритарные структуры, состоящие из трех иден- тичных устройств, на выходах которых включены мажоритарные элементы.
С учетом магистральной (шинной) организации цифровых устройств количе- ство мажоритарных элементов определяется разрядностью магистралей и при поэлементном резервировании может быть значительным.
Рис. 5.5
Резервирование с пороговой схемой контроля
(рис. 5.5) характеризуется кратной избыточностью с включением пороговых элементов ПЭ, число кото- рых определяется размерностью выхода ЦУ. Структурная схема на рис. 5.5 для простоты имеет только 2 выходных сигнала, поэтому в общем случае ко-
X
1
, …, X
m
ЦУ
1
ЦУ
2
ЦУ
N
КЭ
11
КЭ
12
КЭ
21
КЭ
22
КЭ
N1
КЭ
N2
ПЭ
1
ПЭ
2
Z
11
Z
12
Z
21
Z
22
Z
N1
Z
N2
Z
1вых
Z
2вых
m
m
m

81
личество коммутирующих элементов КЭ может быть значительным. Порого- вый элемент реализует вычисление функции выхода
]
sign
1
[
5
,
0 1
вых













T
Z
Z
N
j
ji
i
, где T – порог.
Все входы
ij
Z
имеют единичный вес, поэтому реализация ПЭ оказывает- ся тривиальной – достаточно применить стандартные ИМС сравнения кодов
(например, 564ИП2). Схема КЭ показана на рис. 5.6.
Рис. 5.6
Сигнал начальной установки триггера обеспечивает открытое состояние выходного вентиля, и на ПЭ поступает сигнал
ij
Z
. При исправном состоянии всех элементов (
i
ЦУ ) на выходах всех сумматоров по модулю 2 0
вых


i
i
Z
Z
, поэтому состояния триггеров неизменны. При появлении не- исправности на одном из выходов
i
ЦУ
установится значение
i
ij
Z
Z

, про- изойдет переключение триггера, и на вход ПЭ будет постоянно поступать нулевой уровень. При одном неисправном ЦУ сумма
ij
Z
не может превы- шать
N
– 1, при двух –
N
– 2 и т. д. Таким образом, минимальный порог
Т
= 2 позволяет данной структуре функционировать при
N
– 2 неисправных ЦУ. В общем случае значение порога
2 2



N
T
, однако при
2
N
T

допустимо появление кратных неисправностей и данная структура совпадает с
N
-иро- ванной мажоритарной. Наибольшая вероятность безотказной работы дости- гается при
Т
= 2. Для приближенной оценки пригодна формула
N
N
p
p
p
N
P
)
1
(
)
1
(
1 0
0 1
0
ПСК






,
где
0
p
– вероятность безотказной работы одного ЦУ.
К ПЭ вых
i
Z
S
R
T
&
°
=1
ij
Z
Установка

82
При реализации системы в виде набора идентичных микропроцессорных модулей перспективны избыточные структуры со схемами
полного попарного
сравнения
(рис. 5.7).
Рис. 5.7
Устройство попарного сравнения представляет собой набор двухвходо- вых сумматоров по модулю 2, общее количество которых
2
N
C
k
определяется размерностью выхода ЦУ. При неисправности на одном из выходов
ij
Z
де- тектор формирует сигнал
1

i
F
обнаружения ошибки в
i
ЦУ , а коммутатор отключает неисправный канал.
В общем случае допустимо появление неисправностей на одноименных выходах не более чем
N
–2 устройств.
Методы повышения надежности запоминающих устройств.
Запо- минающие устройства (ЗУ) могут быть выделены в особую группу, посколь- ку они составляют значительную по объему часть радиоэлектронных средств и состоят из большого числа однотипных элементов. Это позволяет приме- нить в проектировании как структурное, так и информационное резерви- рование, причем не только для улучшения эксплуатационных характеристик, но и для повышения выхода годных запоминающих устройств при их произ- водстве.
Характерным видом отказов ЗУ является отказ, вызванный дефектами кристалла, что типично для любых БИС, однако в ЗУ наблюдаются и специ-
Коммутатор
ЦУ
1
ЦУ
2
ЦУ
N
X
1
, …, X
n
Z
1
, …, Z
K
F
1
, …, F
N
Устройство попарного сравнения
Z
11
, …, Z
1K
Z
21
, …, Z
2K
Z
N1
, …, Z
NK
Детектор
n
n
n
K
K
K
K
K
K
K
N

83
фические варианты. Так, в динамических ЗУ важнейшей причиной сбоев яв- ляется воздействие альфа-частиц, излучаемых керамическими корпусами микросхем, интенсивность сбоев на порядок превышает интенсивность отка- зов. Следует отметить также сильную зависимость времени регенерации oт условий эксплуатации (при изменении температуры).
Микросхемы ЗУ имеют, как известно, матричную структуру, вследст- вие чего возможно появление однобитовых отказов (отказ одного запомина- ющего элемента), отказа строки или столбца (отказ дешифраторов, формиро- вателей или усилителей записи/считывания) или полного отказа БИС (неис- правность ввода/вывода). Соотношение различных отказов зависит от емкос- ти ЗУ и для оперативных и репрограммируемых ЗУ емкостью 16 Кбит рас- пределяется между указанными причинами примерно поровну.
Модули памяти большой емкости обычно содержат так называемое об- рамление (шинные формирователи, схемы регенерации и т. д.) из микросхем малой степени интеграции до 20…25 % от количества БИС ЗУ. С учетом
БИС
ИМС
1
,
0



соответствующее увеличение интенсивности отказов невели- ко. Резервированное ЗУ сохраняет свою работоспособность при наличии в нем нескольких отказавших элементов, если число отказов по одному адресу не превышает корректирующие возможности используемого метода коррек- ции ошибок.
Наиболее распространенным методом обнаружения ошибок является контроль по модулю 2, так как при независимых ошибках преобладают одно- кратные. Для хранения контрольных разрядов используют дополнительные
БИС ЗУ, причем если адресуемой величиной является байт, то информаци- онное слово любой длины контролируется по битам. Для независимых оши- бок (ЗУ с форматом
1

N
бит) вероятность появления ошибки кратности
К
в слове из
М
бит будет
K
M
K
K
M
p
p
C
K
P



0 0
ош
)
1
(
)
(
, где
0
p
– вероятность отка- за или сбоя в одном запоминающем элементе.
Для обнаружения пакетных ошибок длиной
l
символов в слово нужно ввести
l
контрольных разрядов, каждый из которых вычисляется сумми- рованием по модулю 2 информационных разрядов слова, отстоящих друг от друга на длину пакета. Обнаружение ошибок в сочетании с дублированием позволяет исключительно просто реализовать защиту информации в ЗУ, од- нако при больших объемах памяти более эффективно применение коррек- тирующих кодов (информационное резервирование).