ВУЗ: Не указан

Категория: Не указан

Дисциплина: Не указана

Добавлен: 19.03.2025

Просмотров: 1905

Скачиваний: 1

ВНИМАНИЕ! Если данный файл нарушает Ваши авторские права, то обязательно сообщите нам.

СОДЕРЖАНИЕ

Оглавление

Лекция № 1 Введение в проблемы построения автоматизированных систем.

Основные вопросы курса:

1.1. Функциональные компоненты, необходимые для построения автоматизированного комплекса.

1.2. Особенности проектирования и основные требования к автоматизированным системам для научных исследований (асни).

1.3. Принципы построения автоматизированных систем.

Лекция №2 Средства управления объектами автоматизации.

2.1. Архитектурные возможности эвм.

Основные регистры процессора эвм семейства Macintosh.

Основные регистры процессора эвм семейства ibm pc.

2.2. Основная память.

Форматы представления чисел в озу.

2.3. Каналы ввода-вывода информации.

Общая структура магистрали эвм

Передача информации по системной магистрали

Вывод данных Ввод данных

Лекция №3 Принципы организации обмена данными между эвм и внешними устройствами.

3.1 Режимы обмена данными

3.2 Безусловная передача данных.

Лекция №4 Техническая реализация усо в эвм семейства ibm и методика управления обменом.

Карта регистров усо

4.1. Программные средства реализации безусловного обмена данными в среде BorlandPascal

4.2. Обмен данными между эвм и ву по готовности ву

4.2.1. Функциональная схема интерфейса ввода данных в эвм по готовности ву.

Лекция №5 Технические характеристики ацп, усилитель, мультиплексор.

5.1 Программная модель интерфейса

5.2 Алгоритм одноканальных измерений входного сигнала

5.3. Методика управления и оценки состояния внешних устройств

5.4. Проверка, установка, сброс отдельных разрядов регистра ву

Лекция №6 Обмен данными между эвм и внешними устройствами с прерыванием текущей программы.

6.1 Принцип организации обмена данными

6.2 Алгоритм обслуживания ву с прерыванием.

1. Опрос ву.

3. Комбинированный способ идентификации ву.

6.3 Блок-схема алгоритма обслуживания ву с прерыванием.

6.4 Механизм приоритетов. Вложенные прерывания.

6.5 Принципы построения интерфейса обмена данных с прерыванием программы.

6.6 Техническая реализация интерфейса обмена данными с прерыванием программы.

1. Приоритетная цепочка:

2. Реализация многоуровневых вп в эвм семейства ibm.

Технические характеристики бис Intel 8259a.

6.7 Программируемые режимы обслуживания ву.

6.8 Схема включения пкп к системной шине ву.

6.9 Аппаратные прерывания в порядке их приоритетов и назначения.

6.12 Схема каскадирования контроллеров прерывания.

Методика программирования контроллера прерываний.

6.13 Программирование пкп в процессе обслуживания ву и работы системы.

6.14 Методика программирования обмена данными с прерыванием программы.

6.15 Реализация методики обмена данными с прерыванием программы между в эвм в автоматизированных системах на основе эвм семейства ibm pc в средеBorland Pascal. Установка вп.

6.16 Техническая реализация обмена данными с прерыванием программы.

6.17 Категории прерываний эвм семейства ibmpc.

Основные черты программных прерываний.

Краткий обзор функций bios.

Лекция №7. Программируемые интервальные таймеры-счетчики (пит).

7.1 Схема включения пит к автоматизированной системе (ас).

Карта программно доступных регистров пит

7.2 Состав и назначение регистров каналов.

7.3 Формат регистров таймера.

7.3 Режимы работы таймера.

1 Группа.

2 Группа.

3 Группа.

7.4 Методика программирования таймера.

1. Инициализация пит.

2. Чтение текущего содержимого ce.

7.5 Синхронизация операций реального времени. Системный таймер эвм семейства ibmpcIntel8254.

7.6 Реализация методики программирования таймера в среде BorlandPascal.

7.7 Пит Intel 8253 на интерфейсной плате l-154.

7.8 Многоканальное измерение сигналов.

Лекция №8 Автоматизированные системы на основе стандартных магистрально-модульных интерфейсов.

Лекция №9 Интерфейс камак (camac).

9.1 Конструктивная совместимость элементов системы.

9.2 Магистраль крейта камак.

9.3 Пространственно-временные диаграммы на магистрали крейта.

9.4 Виды и назначение адресных операций на магистрали крейта.

Операции интерфейса камак

Лекция №10 Технические средства на основе интерфейса камак. Модули интерфейса камак.

10.1 Схемы формирования статусных сигналов.

10.2 Управляющие модули камак.

Управляющая часть кк.

10.3 Программная модель кк типа ккп3 для эвм семейства ibmpc.

10.4 Методика управления контроллером крейта и модулями камак.

10.5 Методика построения программного обеспечения в ас на основе унифицированных магистрально-модульных интерфейсных систем.

Лекция №11 Разработка интерфейсно-ориентированной библиотеки процедур для управления крейтом камак.

Лекция №12 Методика контроля состояния модулей в интерфейсе камак.

Лекция№13 Компоненты ас на основе интерфейса камак.

13.1 Разработка схемы прибора генератора с заданными амплитудно-частотными характеристиками.

13.2 Измерение временных параметров импульсных сигналов.

13.3 Схема соединения модулей.

Программная реализация алгоритма измерения частоты fвх или периода Tвх.

Программная реализация алгоритма измерения длительности одиночного импульса.

13.4 Реализация прерываний от модуля камак в автоматизированных системах.

Лекция №14 Обмен данными между эвм и ву в режиме пдп.

14.1 Алгоритм обмена в режиме пдп.

14.2 Программная модель интерфейса ву и кпдп (минимальная конфигурация).

Программная модель кпдп.

Методика запуска обмена данными по каналу пдп.

14.3 Реализация пдп в эвм на основе единого магистрального канала.

14.4 Реализация пдп в эвм на основе изолированного магистрального канала.

14.5 Назначение каналов контроллера пдп и адреса регистров страниц.

Лекция №15 Функциональный состав и программная модель кпдп.

15.1 Блок управления.

15.2 Каналы контроллера пдп.

15.3 Каскадирование контроллеров пдп.

Лекция №16 Методика программирования контроллера пдп.

Лекция№17 Реализация пдп в ас на основе камак.

17.1 Алгоритм выполнения кк операции пдп.

Для векторов прерывания отводится 256 байт ОЗУ на ВП, начиная с адреса 0, что позволяет разместить 64 ВП.

В ЭВМ семейства IBM PCпод ВП отводится 1024 байта оперативной памяти, что позволяет разместить 256 ВП

АВП:

0000:0000h– 0

0000:0004h- -1-й ВП

0000:0008h– 2-й ВП

0000:03FCh– 255-й ВП

В семейства IBM PC,ВУ передает не АВП, а код номера типа прерывания, номер типа прерывания = АВП/4, т.е. число длиной один байт в диапазоне 0…255.


3. Комбинированный способ идентификации ву.

Несколько ВУ могу иметь один и тот же ВП и № типа прерывания, т.е. обслуживается одной оперативной программой. Идентификация по вектору дополняется программой опроса внутри ВУ.

Третий шаг– переход на программу обслуживания и обмен данными. Выполняется путем загрузки содержимого ВП в регистры ЦП и перехода к программе обслуживания ВУ. Оперативная программа должна сохранить состояние тех внутренних регистров ЦП, которые будут модифицированы, а по завершению – восстановить их прежние значения.

Последний шаг– возврат в фоновую программу, требует выборки из стека и загрузки в регистр процессора содержимого СК и РСП.

Ассемблерная команда возврат из прерывания: Mac: RTI, IBM PC: IRETдолжна завершать любую программу обслуживания прерывания от ВУ.

Время реакции системы на ЗП будет существенно больше времени реакции на запрос по готовности. Время реакции системы на запрос прерывания определяется:

  • Временем выполнения самой длинной команды основной программы.

  • Временем идентификации ВУ.

  • Временем я записи в стек регистров процессора.

Обмен с прерыванием предпочтителен для низкоскоростных устройств.

6.3 Блок-схема алгоритма обслуживания ву с прерыванием.

Рис. 6.3 Блок-схема алгоритма обслуживания ВУ с прерыванием.

6.4 Механизм приоритетов. Вложенные прерывания.

Механизм приоритетов (МП) показывает какие устройства нужно обслужить первыми. МП решает следующие задачи:

  1. Фиксирует приоритет любой выполняемой процессором программы.

  2. Идентифицирует ЗП от ВУ с максимальным приоритетом.

  3. Разрешает прерывание программы при возникновении запроса с большим приоритетом.

Прерывание программы обслуживания прерываний называется вложенным прерыванием.

Рис. 6.4 Пример работы ЦП в режиме вложенных прерываний.

На рис 6.4 показан пример вложенного прерывания:

  • До t1 нет ЗП

  • t1 → ЗП от ВУ4

  • t2 → ЗП от ВУ3

  • t3 → ЗП от ВУ2

  • t4 → закончено обслуживание ВУ2

  • t5 → ЗП от ВУ1

  • t6 → закончено обслуживание ВУ1

  • t7 → закончено обслуживание ВУ3

  • t8 → закончено обслуживание ВУ4


Недостаток: При большой частоте поступления ЗП ЦП работает неэффективно, т.к. много времени ЦП расходуется на ЗП, восстановление регистров процессора, переход от одной программы к другой.

Можно уменьшить частоту ЗП путем включения буферных ЗУ.

При присвоении приоритетов ВУ учитываются следующие условия:

  • Чем больше быстродействие устройства, тем выше приоритет ему присваивается.

  • Наивысший приоритет присваивается устройству, данные от которого не могут быть восстановлены (обычно таймер).

  • В ЭВМ семейства Macintoshприоритет программы указывается во втором слове ВП.

  • В ЭВМ семейства IBMPCприоритет программы устанавливается с помощью специальной БИС (большая интегральная схема) – программируемый контроллер прерываний.

6.5 Принципы построения интерфейса обмена данных с прерыванием программы.

Содержит все компоненты обмена данными по готовности. Дополнительные элементы:

  1. Схема формирования сигнала ЗП:

Регистр управления содержит триггер разрешения прерывания (ТРП). Установить ТРП в 1 может только ЦП, т.е. основная или фоновая программа.

В регистре состояния интерфейса имеется триггер флага готовности, который может быть установлен в единицу только ВУ, когда оно готово к обмену. Запрос прерывания появится на выходе интерфейса, если оба триггера будут установлены в единицу.

Рис. 6.5 Схема формирования ЗП.

  1. Схема учета приоритетов.

Указывает ЦП когда надо реагировать на прерывание.

  1. Схема формирования адреса ВП.

Должна передавать в ЦП уникальный для каждого ВУ код (АВП).

Техническая реализация 2 и 3 элементов интерфейса различается для ЭВМ с разной архитектурой.


6.6 Техническая реализация интерфейса обмена данными с прерыванием программы.

Существует 2 варианта:

  • Приоритетная цепочка (Macintosh)

  • Программируемая логика управления приоритетами прерывания (IBM PC).

1. Приоритетная цепочка:

Рис. 6.6 Схема работы приоритетной цепочки.

Устройство, которое посылало ЗП, поглощает РП и выдает АВП на ШД с формирователя АВП и сбрасывает триггер РП.

В ЭВМ семейства Macintoshимеется 7 пар линий ЗПi– РПi

ЗП7-РП7

Линии запросов прерывания. ЗП7 – РП7 – самый высокий приоритет, линии ЗП1-РП1- самый низкий приоритет обслуживания.

При поступлении ЗП ЦП сравнивает приоритет линии приоритетом, указанным в РС (ЦП). При равенстве приоритетов прерывания не происходит.

Уровни приоритетов и адреса ВП устанавливаются аппаратными средствами.

ЗП6-РП6

ЗП5-РП5

ЗП4-РП4

ЗП1-РП1

2. Реализация многоуровневых вп в эвм семейства ibm.

Для Реализация многоуровневых ВП в ЭВМ семейства IBMприменена БИСIntel8259A.

Технические характеристики бис Intel 8259a.

  1. Число уровней ЗП = 8.

  2. Количество уровней можно расширить до 64 за счет каскадного включения микросхем

  3. Режим обслуживания ЗП, уровни приоритетов, АВП устанавливаются программным путем.

6.7 Программируемые режимы обслуживания ву.

Режимы работы:

  1. Режим вложенные прерывания.

Входы для ЗП: IRi,. Каждому из входов присваивается приоритетIR0, IR1, …IR7в порядке убывания ЗП с большим приоритетом могут прерывать обслуживание ЗП с меньшим приоритетом.

  1. Круговые циклические приоритеты.

После появления ЗП на каком-либо входе и его обслуживания данному входу присваивается самый низкий приоритет, а приоритеты остальных запросов меняются в круговом циклическом порядке.


  1. Адресуемые приоритеты.

Аналогично п. 2, но допускает программное указание входа, которому назначается самый низкий приоритет.

  1. Режим опроса.

В этом режиме ЦП не реагирует на ЗП (прерывания запрещены). ВУ, требующее обслуживания, определяется чтением состояния ПКП (т.е. опрос состояния контроллера).

  1. Незамаскированные запросы прерываний обслуживаются в порядке их поступления.

6.8 Схема включения пкп к системной шине ву.

Рис. 6.7 Схема включения ПКП к системной шине и ВУ.

Назначение выводов БИС:

  • D7-D0– выводы ШД, служат для приема управляющее информации от ЦП и передачи статусной информации в ЦП.

  • A0– адресный вход, адресация внутренних регистров контроллера (2 адреса).

  • ~CS (chip select)- выбор кристалла, разрешает или запрещает связь контроллера с системной шиной.

    • ~CS= 0 – есть связь, ~CS= 1 – нет связи.

Первый ПКП использует адреса – 20h, 21h.

Второй ПКП использует адреса – A0h, A1h.

  • ~RD, ~WR– ввод, вывод (сигналы ШУ), соединяются с линиями магистрали~IOR и ~IOW.

  • INT(выход) – сигнал ЗП в ЦП.

  • ~INTA (interrupt acknowledge) – сигнал РП от ЦП.

  • CAS2, CAS1, CAS0– шина каскадирования. Для ведущего контроллера прерывания эти линии являются выходами, а для ведомого – входами.

  • ~SP/~EN– указывает ведущий (1) или ведомый (0) ПКП.

  • IR0...IR7– входы запросов прерывания от ВУ.