ВУЗ: Не указан
Категория: Не указан
Дисциплина: Не указана
Добавлен: 19.03.2025
Просмотров: 1898
Скачиваний: 1
СОДЕРЖАНИЕ
Лекция № 1 Введение в проблемы построения автоматизированных систем.
1.1. Функциональные компоненты, необходимые для построения автоматизированного комплекса.
1.3. Принципы построения автоматизированных систем.
Лекция №2 Средства управления объектами автоматизации.
2.1. Архитектурные возможности эвм.
Основные регистры процессора эвм семейства Macintosh.
Основные регистры процессора эвм семейства ibm pc.
Форматы представления чисел в озу.
2.3. Каналы ввода-вывода информации.
Общая структура магистрали эвм
Передача информации по системной магистрали
Лекция №3 Принципы организации обмена данными между эвм и внешними устройствами.
3.2 Безусловная передача данных.
Лекция №4 Техническая реализация усо в эвм семейства ibm и методика управления обменом.
4.1. Программные средства реализации безусловного обмена данными в среде BorlandPascal
4.2. Обмен данными между эвм и ву по готовности ву
4.2.1. Функциональная схема интерфейса ввода данных в эвм по готовности ву.
Лекция №5 Технические характеристики ацп, усилитель, мультиплексор.
5.1 Программная модель интерфейса
5.2 Алгоритм одноканальных измерений входного сигнала
5.3. Методика управления и оценки состояния внешних устройств
5.4. Проверка, установка, сброс отдельных разрядов регистра ву
Лекция №6 Обмен данными между эвм и внешними устройствами с прерыванием текущей программы.
6.1 Принцип организации обмена данными
6.2 Алгоритм обслуживания ву с прерыванием.
3. Комбинированный способ идентификации ву.
6.3 Блок-схема алгоритма обслуживания ву с прерыванием.
6.4 Механизм приоритетов. Вложенные прерывания.
6.5 Принципы построения интерфейса обмена данных с прерыванием программы.
6.6 Техническая реализация интерфейса обмена данными с прерыванием программы.
2. Реализация многоуровневых вп в эвм семейства ibm.
Технические характеристики бис Intel 8259a.
6.7 Программируемые режимы обслуживания ву.
6.8 Схема включения пкп к системной шине ву.
6.9 Аппаратные прерывания в порядке их приоритетов и назначения.
6.12 Схема каскадирования контроллеров прерывания.
Методика программирования контроллера прерываний.
6.13 Программирование пкп в процессе обслуживания ву и работы системы.
6.14 Методика программирования обмена данными с прерыванием программы.
6.16 Техническая реализация обмена данными с прерыванием программы.
6.17 Категории прерываний эвм семейства ibmpc.
Основные черты программных прерываний.
Лекция №7. Программируемые интервальные таймеры-счетчики (пит).
7.1 Схема включения пит к автоматизированной системе (ас).
Карта программно доступных регистров пит
7.2 Состав и назначение регистров каналов.
7.4 Методика программирования таймера.
2. Чтение текущего содержимого ce.
7.5 Синхронизация операций реального времени. Системный таймер эвм семейства ibmpcIntel8254.
7.6 Реализация методики программирования таймера в среде BorlandPascal.
7.7 Пит Intel 8253 на интерфейсной плате l-154.
7.8 Многоканальное измерение сигналов.
Лекция №8 Автоматизированные системы на основе стандартных магистрально-модульных интерфейсов.
Лекция №9 Интерфейс камак (camac).
9.1 Конструктивная совместимость элементов системы.
9.3 Пространственно-временные диаграммы на магистрали крейта.
9.4 Виды и назначение адресных операций на магистрали крейта.
Лекция №10 Технические средства на основе интерфейса камак. Модули интерфейса камак.
10.1 Схемы формирования статусных сигналов.
10.2 Управляющие модули камак.
10.3 Программная модель кк типа ккп3 для эвм семейства ibmpc.
10.4 Методика управления контроллером крейта и модулями камак.
Лекция №11 Разработка интерфейсно-ориентированной библиотеки процедур для управления крейтом камак.
Лекция №12 Методика контроля состояния модулей в интерфейсе камак.
Лекция№13 Компоненты ас на основе интерфейса камак.
13.1 Разработка схемы прибора генератора с заданными амплитудно-частотными характеристиками.
13.2 Измерение временных параметров импульсных сигналов.
13.3 Схема соединения модулей.
Программная реализация алгоритма измерения частоты fвх или периода Tвх.
Программная реализация алгоритма измерения длительности одиночного импульса.
13.4 Реализация прерываний от модуля камак в автоматизированных системах.
Лекция №14 Обмен данными между эвм и ву в режиме пдп.
14.1 Алгоритм обмена в режиме пдп.
14.2 Программная модель интерфейса ву и кпдп (минимальная конфигурация).
Методика запуска обмена данными по каналу пдп.
14.3 Реализация пдп в эвм на основе единого магистрального канала.
14.4 Реализация пдп в эвм на основе изолированного магистрального канала.
14.5 Назначение каналов контроллера пдп и адреса регистров страниц.
Лекция №15 Функциональный состав и программная модель кпдп.
15.3 Каскадирование контроллеров пдп.
Лекция №16 Методика программирования контроллера пдп.
15.3 Каскадирование контроллеров пдп.
При каскадировании 1 контроллер работает, как основной, и несколько контроллеров дополнительные.
Никакие сигналы основного контроллера в формировании циклов ПДП не участвуют.
Рис. 15.7 Схема каскадирования контроллеров ПДП.
Приоритеты: DREQ0, 1, 2, 3, 5, 6, 7 – если приоритеты фиксированные.
Особенности работы КПДП2:
Каналы 5-7 обеспечивают 16-битовую передачу данных.
КПДПА1: A0-A7 (КПДП1), A8-A15 (Защелка), A16-A23 (Регистр страниц).
КПДПА2: A0=0, A1-A8 (КПДП2), A9-A16 (Защелка), A17-A23 (Регистр страниц).
Адрес регистра КПДП2 = C0h+ Адрес регистра КПДП1*2.
Лекция №16 Методика программирования контроллера пдп.
Выполняется процессором в программном режиме и включает следующие действия:
1. Инициализация – должна выполняться по всем каналам, даже если они не используются. В машинах семействаIBMPCвыполняетсяBIOS.
DREQ – высокий уровень сигнала;
DACK – низкий уровень сигнала;
Цикл записи – нормальный;
Приоритеты – фиксированные;
Режим управления ПДП – ВУ-память;
Все каналы маскированы.
2. Программирование канала КПДП.
Запрет работы канала на время программирования.
Операция индивидуального маскирования выбранного канала:
Запись по адресу Ahследующей информации:
-
2
1
0
Маска
Канал
Установка режима работы канала.
Запись по адресу Bhпозволяет установить параметры режима работы.
Сброс триггера “Первый/последний”.
Запись произвольного значения по адресу Ch.
Запись младших бит адреса в регистр адреса базовый, регистр адреса текущий.
Запись старших бит адреса: A16-A23 в регистр страниц.
Запись числа, которое на 1 меньше, чем количество байт, которые необходимо передать по каналу ПДП.
Разрешение работы канала.
Нужно сбросить маску в 0.
Пример реализации методики программирования.
Канал 1 (КАМАК), запись в ОЗУ одиночными символами 1000 байт.
Var
Buf: array [1..500] of word;
addr_buf: longint;
Apage, Aofs: word;
Begin
{1} Port[$A]:=5;
{2}Port[$B]:=$45;
Seg(Buf); {Возвращает сегментную часть аргумента}
ofs(Buf); {Смещение}
addr_buf:=seg(Buf);
addr_buf:=(addr_bufshl4) +ofs(Buf); {узнали физический адрес}
Apage:=addr_buf shr 16;
Aofs:=addr_buf and $FFFF;
Port[$C]:=0; {Сброс триггера первый/последний}
Port[2]:=Lo(Aofs); {Триггер первый/последний = 1}
Port[2]:=Hi(Aofs); {Триггер первый/последний = 0}
Port[$83]:=Apage;
Port[3]:=Lo(sizeof(Buf)-1)); {999}
Port[3]:=Hi(Sizeof(Buf)-1);
Port[$A]:=1; {Разрешение работы канала}
End.
Если интерфейс установит DREQ=1, то КПДП будет выполнять обмен данными так, как его запланировали.
Лекция№17 Реализация пдп в ас на основе камак.
В качестве интерфейса ВУ используется интерфейс КАМАК. Контроллер крейта КАМАК для обмена в режиме ПДП содержит 2 дополнительных регистра.
Адрес 24Fh- Регистр управления ПДП, адрес 24Fh– регистр состояния ПДП.
Рис. 17.1 Регистр управления ПДП контроллера ККП3.
Регистр управления обменом ПДП доступен процессору для записи, определяет: число байтов в словах, передаваемых между модулями КАМАК и ОЗУ ЭВМ – биты 1,0; режим окончания обмена – бит 2; направление передачи данных в режиме ПДП – бит 3; номер активного контроллера КАМАК – биты 4,5; разрешение/запрет формирования сигнала DREQ1 –бит 6. Бит 6 аппаратно сбрасывается по окончании передачи сигналомEOP.
|
7 |
6 |
5 |
4 |
3 |
2 |
1 |
0 |
|
1/0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
Рис. 17.2 Формат регистра состояния ПДП контроллера ККП3.
Регистр состояния операции ПДП доступен процессору для чтения. Бит 7 регистра показывает состояние операции ПДП: 0/1 – ПДП операция выполняется / закончена. Бит устанавливается сигналом на линии EOP.
17.1 Алгоритм выполнения кк операции пдп.
D3,D6 – РУ ПДП КК.
Чтение данных из ФМ в ОЗУ: ФМ→КК→ОЗУ.
При чтении данных из модуля в ОЗУ выполняются следующие действия:
Запуск цикла КАМАК.
Устанавливает сигнал DREQ– запрос ПДП.
Передача по каналу ПДП.
Снимает сигнал DREQ.
Запись данных из ОЗУ в модуль КАМАК: ОЗУ→КК→ФМ.
При записи данных из ОЗУ в ФМ выполняются следующие действия:
Установка сигнала DREQв КПДП.
Передача по каналу ПДП 1-го, 2 или 3 байта.
Сброс сигнала DREQ.
Запуск цикла КАМАК.
Если указано условие прекращение обмена по Q=0, то контроллер в каждом цикле будет проверятьQ.