ВУЗ: Не указан
Категория: Не указан
Дисциплина: Не указана
Добавлен: 19.03.2025
Просмотров: 1893
Скачиваний: 1
СОДЕРЖАНИЕ
Лекция № 1 Введение в проблемы построения автоматизированных систем.
1.1. Функциональные компоненты, необходимые для построения автоматизированного комплекса.
1.3. Принципы построения автоматизированных систем.
Лекция №2 Средства управления объектами автоматизации.
2.1. Архитектурные возможности эвм.
Основные регистры процессора эвм семейства Macintosh.
Основные регистры процессора эвм семейства ibm pc.
Форматы представления чисел в озу.
2.3. Каналы ввода-вывода информации.
Общая структура магистрали эвм
Передача информации по системной магистрали
Лекция №3 Принципы организации обмена данными между эвм и внешними устройствами.
3.2 Безусловная передача данных.
Лекция №4 Техническая реализация усо в эвм семейства ibm и методика управления обменом.
4.1. Программные средства реализации безусловного обмена данными в среде BorlandPascal
4.2. Обмен данными между эвм и ву по готовности ву
4.2.1. Функциональная схема интерфейса ввода данных в эвм по готовности ву.
Лекция №5 Технические характеристики ацп, усилитель, мультиплексор.
5.1 Программная модель интерфейса
5.2 Алгоритм одноканальных измерений входного сигнала
5.3. Методика управления и оценки состояния внешних устройств
5.4. Проверка, установка, сброс отдельных разрядов регистра ву
Лекция №6 Обмен данными между эвм и внешними устройствами с прерыванием текущей программы.
6.1 Принцип организации обмена данными
6.2 Алгоритм обслуживания ву с прерыванием.
3. Комбинированный способ идентификации ву.
6.3 Блок-схема алгоритма обслуживания ву с прерыванием.
6.4 Механизм приоритетов. Вложенные прерывания.
6.5 Принципы построения интерфейса обмена данных с прерыванием программы.
6.6 Техническая реализация интерфейса обмена данными с прерыванием программы.
2. Реализация многоуровневых вп в эвм семейства ibm.
Технические характеристики бис Intel 8259a.
6.7 Программируемые режимы обслуживания ву.
6.8 Схема включения пкп к системной шине ву.
6.9 Аппаратные прерывания в порядке их приоритетов и назначения.
6.12 Схема каскадирования контроллеров прерывания.
Методика программирования контроллера прерываний.
6.13 Программирование пкп в процессе обслуживания ву и работы системы.
6.14 Методика программирования обмена данными с прерыванием программы.
6.16 Техническая реализация обмена данными с прерыванием программы.
6.17 Категории прерываний эвм семейства ibmpc.
Основные черты программных прерываний.
Лекция №7. Программируемые интервальные таймеры-счетчики (пит).
7.1 Схема включения пит к автоматизированной системе (ас).
Карта программно доступных регистров пит
7.2 Состав и назначение регистров каналов.
7.4 Методика программирования таймера.
2. Чтение текущего содержимого ce.
7.5 Синхронизация операций реального времени. Системный таймер эвм семейства ibmpcIntel8254.
7.6 Реализация методики программирования таймера в среде BorlandPascal.
7.7 Пит Intel 8253 на интерфейсной плате l-154.
7.8 Многоканальное измерение сигналов.
Лекция №8 Автоматизированные системы на основе стандартных магистрально-модульных интерфейсов.
Лекция №9 Интерфейс камак (camac).
9.1 Конструктивная совместимость элементов системы.
9.3 Пространственно-временные диаграммы на магистрали крейта.
9.4 Виды и назначение адресных операций на магистрали крейта.
Лекция №10 Технические средства на основе интерфейса камак. Модули интерфейса камак.
10.1 Схемы формирования статусных сигналов.
10.2 Управляющие модули камак.
10.3 Программная модель кк типа ккп3 для эвм семейства ibmpc.
10.4 Методика управления контроллером крейта и модулями камак.
Лекция №11 Разработка интерфейсно-ориентированной библиотеки процедур для управления крейтом камак.
Лекция №12 Методика контроля состояния модулей в интерфейсе камак.
Лекция№13 Компоненты ас на основе интерфейса камак.
13.1 Разработка схемы прибора генератора с заданными амплитудно-частотными характеристиками.
13.2 Измерение временных параметров импульсных сигналов.
13.3 Схема соединения модулей.
Программная реализация алгоритма измерения частоты fвх или периода Tвх.
Программная реализация алгоритма измерения длительности одиночного импульса.
13.4 Реализация прерываний от модуля камак в автоматизированных системах.
Лекция №14 Обмен данными между эвм и ву в режиме пдп.
14.1 Алгоритм обмена в режиме пдп.
14.2 Программная модель интерфейса ву и кпдп (минимальная конфигурация).
Методика запуска обмена данными по каналу пдп.
14.3 Реализация пдп в эвм на основе единого магистрального канала.
14.4 Реализация пдп в эвм на основе изолированного магистрального канала.
14.5 Назначение каналов контроллера пдп и адреса регистров страниц.
Лекция №15 Функциональный состав и программная модель кпдп.
15.3 Каскадирование контроллеров пдп.
Лекция №16 Методика программирования контроллера пдп.
При работе с памятью в режиме ПДП контроллер должен использовать 24-адресные ОЗУ, старшие биты надо программировать до начала передачи ПДП.
Chip Select,
выбор кристалла, в программном режиме
используется для определения базового
адреса КПДП в области адресов ВУ. Базовый
адрес КПДП1=0, КПДП2=C0h.
,
чтение/запись, в программном режиме не
используются. В режиме ПДП используются
как выходы и определяют направление
передачи данных по отношению к ОЗУ.
,
вывод/ввод по
отношению к ВУ.
AEN Address Enable, показывает, что на ШД установлен адрес.
ADSTB – строб адреса, записывает данные с ШД в регистр защелки.
HRQ– запрос шины.
HLDA– разрешение шины.
CLK– вход импульсов синхронизации,
МГц.
RESET– сброс, переводит контроллер в исходное состояние и маскирует все запросы от ВУ.
READY– готовность, вход в режиме ПДП задерживает цикл, если устройство не готово.
EOP– окончание обмена. Активный уровень сигнала завершает обмен данными.
DREQ0-DREQ3 – входы запросов прерываний от ВУ.
DACK0-DACK3 – входы сигналов подтверждения ПДП.
14.5 Назначение каналов контроллера пдп и адреса регистров страниц.
|
КПДП |
Канал |
Назначение |
Адреса регистров страниц |
|
КПДП1 |
0 |
Регенерация ОЗУ |
87h |
|
1 |
Резерв (КАМАК), Sound |
83h |
|
|
2 |
НГМД |
81h |
|
|
3 |
Резерв |
82h |
|
|
КПДП2 |
4 |
Каскадирование |
- |
|
5 |
Резерв, Sound |
8Bh |
|
|
6 |
Резерв |
89h |
|
|
7 |
Резерв |
8Ah |
Лекция №15 Функциональный состав и программная модель кпдп.
Рис. 15.1 Функциональный состав и программная модель контроллера ПДП.
Любой КПДП включает 3 функциональных блока:
Блок управления КПДП;
4 канала обмена данными в режиме ПДП;
Буферный регистр данных для обмена память-память.
15.1 Блок управления.
Блок управления предназначен для установки общих параметров работы для всех каналов, чтения информации о состоянии каналов, разрешения запрета работы каналов.
Включает 4 регистра:
Регистр управления КПДП;
Регистр состояния КПДП;
Регистр масок;
Регистр запросов.
Р
егистр
управленияКПДП (адрес 8h),
8-разрядный, доступен процессору для
записи, определяет основные параметры
работы контроллера.
Рис. 15.2 Регистр управления КПДП.
При включении питания BIOSинициализирует регистр: 00000000, это значит, что устанавливается режим память-ВУ, временной цикл ПДП обычный, уровень сигнала запросаDREQвысокий,DACK– низкий, приоритеты фиксированные.
Регистр состоянияКПДП 8-разрядный (адрес 8h) фиксирует состояния счетчиков каналов и наличие или отсутствие запросов каналов ПДП. Регистр состояния доступен процессору для чтения.
Рис.15.3 Регистр состояния КПДП.
Биты 3-0 устанавливаются в 1 при достижении счетчиками каналов 3-0 конечных значений, сбрасываются после чтения регистра; биты 7-4 устанавливаются в 1, если имеется запрос ПДП от каналов 3-0.
Регистр запросов 4-х разрядный, предназначен для организации программного запроса ПДП, формат такой же, как и у регистра маски.
|
2 |
1 |
0 |
|
Маска 1/0- установка/сброс |
Канал: 00-0 канал,01-1,10-2,11-3 |
|
Рис.15.4 Регистр запросов.
Регистр маски4-х разрядный, используется для маскирования/разрешения запросов ПДП каналов. Регистр доступен процессору для записи.
Рис. 15.5 Регистр маски.
Разрешение (запрет) определенного канала ПДП может выполняться командой записи по адресу Ah. Биты 0,1 определяют канал, а бит 2 – состояние канала. Сброс регистра маски выполняется путем записи произвольного значения по адресуEh.
15.2 Каналы контроллера пдп.
Каналы КПДП содержат по одному 8-разрядному регистру режима и по четыре 16-разрядных: регистр адреса базовый, регистр счетчик базовый, регистр адреса текущий, регистр счетчик текущий.
Регистр режима(адресBhдля любого канала) определяет режим работы канала, процессору доступен для записи.
Рис. 15.6 Регистр режима работы каналов.
Назначение отдельных разрядов регистра: биты 1,0 – номер канала, биты 3,2 – тип цикла ПДП, бит 4 – автоинициализация канала разрешена/запрещена, бит 5 определяет инкремент или декремент адреса ОЗУ, биты 7,6 определяют режим обслуживания.
В цикле проверка выполняется псевдопередача: линии MEMR/IOW,IOR/MEMWостаются пассивными.
В режиме одиночной передачи(01) контроллер после передачи каждого байта освобождает шину минимум на один цикл, но как только обнаруживает активный сигналDREQ, инициирует следующую передачу. В режимеблоковой передачи(10) шина не освобождается до окончания передачи блока. В режимепередачи по требованию(00) аналогичен предыдущему, но после каждой передачи проверяется сигналDREQ. Если он пассивный, передачи приостанавливаются до получения активного сигналаDREQ.
Регистр адреса базовыйхранит начальный адрес ОЗУ канала ПДП. Регистр счетчика базовый хранит число циклов ПДП. В процессе работы канала содержимое базовых регистров не меняется.
Регистр текущего адреса содержит текущий адрес памяти обмена. После выполнения цикла ПДП содержимое этого регистра инкрементируется или декрементируется.
Регистр счетчик текущийсодержит число слов, предназначенных для передачи, минус 1. При выполнении операций обмена данными регистр работает в режиме вычитания.
Адреса 16-разрядных регистров каналов:
|
Адрес |
Канал |
Назначение регистра |
|
00h 01h |
0 0 |
Регистры адреса: базовый, текущий Регистры счетчики: базовый и текущий |
|
02h 03h |
1 1 |
Регистры адреса: базовый, текущий Регистры счетчики: базовый и текущий |
|
04h 05h |
2 2 |
Регистры адреса: базовый, текущий Регистры счетчики: базовый и текущий |
|
06h 07h |
3 3 |
Регистры адреса: базовый, текущий Регистры счетчики: базовый и текущий |
Запись в регистры текущего адреса или в текущий счетчик одновременно загружает и соответствующий базовый регистр. Чтение возможно только из текущего регистра адреса или счетчика.
Так как контроллер может одновременно принимать по одному байту, чтение (запись) каждого из 16-разрядных регистров производится двумя операциями ввода (вывода). Для загрузки регистров счетчиков и регистров адресов в контроллере существует триггер первый/последний. Если первоначально триггер первый/последний находится в состоянии 0, то первый выводимый в эти регистры байт загружается в младший байт, а триггер первый/последний устанавливается в 1. При выводе второго байта, единичное состояние триггера направляет его в старший байт. После этого триггер сбрасывается в 0. Для инициализации триггера до начала операций ввода-вывода предназначен приказ сброса триггера первый/последний, который выполняется операцией запись в регистр по адресуCh произвольного значения.
Операции с 8 битными регистрами КПДП:
|
Адрес |
Операция |
Назначение операции |
|
08h |
Запись |
Запись в регистр управления КПДП |
|
08h |
Чтение |
Чтение регистра состояния КПДП |
|
09h |
Запись |
Программная установка/сброс запросов |
|
Ah |
Запись |
Программная установка/сброс масок индивидуально |
|
Bh |
Запись |
Запись в регистр режима работы канала |
|
Ch |
Запись |
Сброс триггера первый/последний |
|
Dh |
Запись |
Общий сброс КПДП |
|
Dh |
Чтение |
Чтение из регистра временного хранения |
|
Eh |
Запись |
Общий сброс регистра масок |
|
Fh |
Запись |
Установка/сброс масок всех каналов |