Файл: MatLab ортасында сандарды онды жне екілік санау жйесіне айналдыру алгоритмін жзеге асыру Жмысты масаты.docx
ВУЗ: Не указан
Категория: Не указан
Дисциплина: Не указана
Добавлен: 10.11.2023
Просмотров: 254
Скачиваний: 2
ВНИМАНИЕ! Если данный файл нарушает Ваши авторские права, то обязательно сообщите нам.
элементінің құрылымдық сұлбасы
Логикалық элементтін осындай сұлбасында кірісі мен шығысындағы логикалык деңгейлері бірдей. 8.9-суретте келтірілген логикалық элемент сұлбасы қорек қөзінің үлкен мәніне және кіріс кернеулеріне сезімтал болмайды, сонымен қатар теріс кіріс кернеулер де Шығысына әсер етпейді. Диодтар жүздеген вольтка дейін жұмыс істей алады. Сондықтан қазіргі кезде диод негізіндегі микросұлбалар сандық сигналдарды қорғау кұрылғыларында қолданылады.
Жоғарыда келтірілген логикалық элементтердің сұлбалары каскадтарға беліне алмайды, себебі сигналдар таралған кезде сигналдың қуаты төмендейді. Сондықтан «және» диодты логикалық элементтің сұлбасына биполярлы транзисторға екіактілі күшейткіш қосылады (8.10-сурет).
8.10-сурет. ДТЛ микросұлбасының негізіндегі "ЖӘНЕ" логикалық
элементтің құрылымдық сұлбасы
Келтірілген сандық миксұлбалар оның тез әсер етуін жоғарылату үшін транзисторлар мен Шотки диоды қолданылады.
8.10-суретте VTI транзисторы "ЖӘНЕ" элементінің шығысында сигналды иннерттейді. Нәтижесінде шығысында логикалық 1-дің орнына логикалық 0 шығады және керісінше, логикалық 0-дің орнына логикалық 1 сигналы шығады. Аталған сұлба 2ЖӘНЕ-ЕМЕС логикалық функциясын орындайды:
2ЖӘНЕ-ЕМЕС логикалық элементінің ДТЛ негізіндегі сұлбаның шартты графикалық белгіленуi 8.11-суретте көрсетілген.Сонымен қатар оның ақиқат кестесі 8.2-кестеде келтірілген.
8.11-сурет. ДТЛ негізіндегі 2ЖӘНЕ-ЕМЕС логикалық элементінің
шартты графикалық белгіленуі
8.2-кесте
ДТЛ негізіндегі 2ЖӘНЕ-ЕМЕС логикалық элементінің ақиқат кестесі
| x1 | x2 | F |
| 0 | 0 | 1 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |
ДТЛ негізінде инверторлар да жасауға болады. Бұл жағдай да кісірінде тек бір ғана диод қолданылады. ДТЛ негізіндегі инвертордың сұлбасы 8.12-суретте көрсетілген.
Заманауи микросұлба серия дарынды "және" логикалық элементінен басқа «НЕМЕСЕ» логикалық элементтері де кіреді.«НЕМЕСЕ» логикалық элементінің сұлбасындағы VT2 транзисторы «а» және «б» нүктелерінде өзаapa параллель жалғанады, ал шығыc каскад тек біреу ғана қолданылады (8.10-сұлба). "2НЕMECE-ЖӘНЕ» логикалық элементінің сұлбасы 8.13-суретте көрсетілген.
8.12-сурет. ДТЛ микросұлба незіндегі инвертордың
құрылымдылық сұлбасы
8.13-сурет. ДТЛ микросұлбасының негізіндегі "2НЕМЕСЕ-ЖӘНЕ"
логикалық элементтің құрылымдылық сұлбасы
Зертханалық жұмыстың орындалу реті:
1. 8.4-кестедегі нұсқа бойынша ТТЛ және ДТЛ микросұлбасын қолдана отырып, логика элементтерінің сұлбасын MultiSim ортасында жинаңыз;
2. Сұлба бойынша комбинациялық сұлбаның ақиқат кестесін тексеріңіз
8.4-кесте
| Нұсқа | ТТЛ микросұлбасының негізінде | ДТЛ микросұлбасының негізінде |
| 1 | 2 | 3 |
| 1 | “2ЖӘНЕ-ЕМЕС” | “2НЕМЕСЕ-2ЖӘНЕ” |
| 2 | “2НЕМЕСЕ-3ЖӘНЕ” | “3НЕМЕСЕ ЕМЕС ШЕКТЕУ-ЖӘНЕ” |
| 3 | “3ЖӘНЕ-ЕМЕС-2НЕМЕСЕ ШЕКТЕУ” | “3НЕМЕСЕ- 2ЖӘНЕ” |
| 4 | “4НЕМЕСЕ-2ЖӘНЕ-ЕМЕС” | “3НЕМЕСЕ-ЕМЕС-3ЖӘНЕ” |
| 5 | “3НЕМЕСЕ ШЕКТЕУ-2ЖӘНЕ” | “2ЖӘНЕ-ЕМЕС” |
| 6 | “3ЖӘНЕ-2НЕМЕСЕ ЕМЕС” | “2ЖӘНЕ-2НЕМЕСЕ” |
| 7 | “2НЕМЕСЕ- ЕМЕС” | “2ЖӘНЕ-3НЕМЕСЕ” |
| 8 | “2НЕМЕСЕ ШЕКТЕУ- 2ЖӘНЕ” | “3НЕМЕСЕ-ЕМЕС-2ЖӘНЕ” |
| 9 | “2ЖӘНЕ- 2НЕМЕСЕ” | “3НЕМЕСЕ ШЕКТЕУ- 2ЖӘНЕ- ЕМЕС” |
| 10 | “2НЕМЕСЕ ЕМЕС ШЕКТЕУ- 2НЕМЕСЕ” | “3НЕМЕСЕ-ЕМЕС-3ЖӘНЕ” |
Бақылау сұрақтары:
1. ТТЛ нетізіндеті логикалық элементтердің жұмыc icтey принципін түсіндіріңіз.
2. ДТЛ микросұлбаларының негізіндегі логикалық сұлбаларды жұмыс істеу принципін түсіндіріңіз.
3. ДТЛ мен ТТЛ микросұлбаларының бір-бірінен айырмашылығын түсіндіріңіз.
4. Жұмыс істеу принциптеріне байланысты қай микросұлба арқылы логикалық элементтерді ал5ан тиімдірек?
№9 Зертханалық жұмыс
RS және JK триггерлердің жұмыс істеу принципімен
танысу және уақыттық диаграммасын зерттеу
Жұмыстың мақсаты:
Сандық электроникала есте сақтау құрылғылары жобалаудың әдістерімен және олардың сұлбалары мен танысу. Триггерлердің жұмыс істеу режімдерін практикалық жолмен тексеру және уақыттық диаграммаларын анықтау.
Қысқаша теориялық кіріспе
Триггер деп екі тұрақты күйі бар тізбекті сұлбаны айтамыз. Kipiс сигналдары әрекетінде триггер бір күйден екінші күйге ауысуы мүмкін. Ереже бойынша, триггердің екі кірісі бар: тура және инверсті. Кірістер саны орындалатын функцияларға байланысты болады.
Kipic сигналдарының комбинациясына байланысты триггерлер RS, D, JK, Т түрлеріне бөлінеді.
Ақпаратты жазу әдісі бойынша тригтерлер асинхронды және синхронды (тактылы) деп бөлінеді. Асинхронды триггерлерде ақпарат кіріс сигналдарының өзгерісіне байланысты кез келген уақытта өзгеруі мүмкін. Синхронды триггерлерде шығысындағы ақпарат қосымша синхросигналмен берілетін белгілі бір уақытта ғана өзгеруі мүмкін.
Асинхронды RS-триггер. Бұл - ең қарапайым триггер. Оның негізінде барлық басқа триггерлер құрылады. Оның екі S. R кіpici және екі Q, Q̅ симметриялық шығысы бар (9.1-сурет). Триггердің S кірісі - орнату кірісі, ал R кірісі - нел қалпына түсіру кірісі деп аталады. Q шығысы шартты түрде тура, ал Q̅ шығысы - инверсті болып келеді.
9.1-сурет. RS триггерінің графикалық белгіленуі
Асинхронды RS триптер НЕМЕСЕ ЕМЕС логикалық элементтері негізінде орындалуы мүмкін (9.2-сурет).
Элементтер кері байланые тізбегі мен камтылған, ол үшін әрбір элементтің шығысы басқа бір элементтің кірісіне қосылған.
S = 1 және R = 0 болғанда, шығысында
9.2-сурет. НЕМЕСЕ-ЖӘНЕ элементтеріндегі RS триггерінің схемасы (а)
және оның уақыттық диаграммалары (ә)
ал S = 0 және R = 1 болғанда:
S = R = 0 болғанда, 1 немесе 0-ге тең шығыс сигналы сақталады, ол алдында бірлік сигналы қай кірісте (сәйкес S немесе R) болғанына тәуелді. Жоғарыда айтылғандардың барлығын RS-триггердің жұмысын түсіндіретін уақыттық диаграммаларда бақылауға болады (9.2, ә-сурет). Көріп отырғанымыздай, RS-триггepi R және S сигналдарымен баскарылады. Баскару сигналдарының ұзақтылығы синхронды емес болған жағдайда, тригтер белгісіз күйде болуы мүмкін (t
4, t5 уақыт интервалдары).
RS-триггерінің жұмысын сипаттауды біз аналитикалық және графикалық әдіспен жүргіздік, бірақ мұны алмастырып-қосу кестесінін көмегімен жүргізуге де болады.
Кестеден коріп отырғандай, R кірісіне логикалық 1 бергенде, триггер логикалық 0 күйін қабылдайды (0 жазба режимі), ал S кірісіне 1 баскару сигналдарын бергенде 1 күйін қабылдайды (1 жазба режимі). Егер тригтердің бірдей екі кірісінде логикалық 0 деңгейі болатын болса, онда бұл күйі сақтау режіміне сәйкескеледі және триггер алдыңғы күйін сактайды.
Мысалы, егер R (S) кірісіне басқару сигналын беруге дейін триггер логикалық 0 (1) күйінде болса, оның күйі R (S) кірісіне 1 сигналын бергеннен кейін де өзгермейді. R және S кірістеріне бір уақытта логикалық 1 деңгейін бергенде, тригтер белгісіз күйінде болады, сондықтан сигналдардың мұндай комбинатциясына және триггердің сәйкес жұмыс жасау режиміне тыйым салынған.
Асинхронды RS-триггер және-ЕМЕС элементті базисінде орындалуы мүмкін. 9.3-суретте мұндай тригтердің шартты белгіленуі (а) және оның жүзеге асырылуы (ә) көрсетілгін.
9.3-сурет. ЖӘНЕ-ЕМЕС элементтерінде RS-триггері (а)
және оның жүзеге асырылуы (ә)
Алмастырып – қосу кестесінде ЖӘНЕ EMEC элементтер негізіндегі RS-трггердің сұлбасы үшін жұмыс жасау режимі көрсетілген. Сұлбаға талдау жүргізе отырып, кіріс сигиалдарын инверсия сигналдарга ауыстырғанда, ол НЕМЕСЕ- ЕМЕС элементтерінің негізіндегі триггер сияқты жұмыс жасайтынын көруге болады.
Синхронды RS-триггер.С синхронды сигналы үшін қосымша кірісі болады. Триггердің функционалды сұлбаларда шартты белгіленуі және ЖӘНЕ-ЕМЕС элементтерінде жүзеге асыры-луы 9.4-суретте көрсетілген.
9.4-сурет. Синхронды RS-триггер інің шартты белгіленуі (а) және оның
құрылымдық сұлбасы (ә)
S және R кірістеріне берілетін сигналдар акларатты, ал Скірісіне берілетін сигнал - синхронды сигнал болып табылады және олар арқылы тригтерлердің ауыстырылып-қосылуы орындалады. Триггерлер сенімді жұмыс жасау үшін С кірісіндегі ауыстырып-қосу сигналының (синхросигнал) ұзақтығы триггердің ауыстырып-қосу сигнал уақытынан аз болмауы қажет. Триггердің ауыстырып-қосу уақыты деп кіріс сигналдарының өзгеру кезенінен бастап сәйкес шығыс күйлерінің өзгеруіне дейінгі тегін уақытты айтады, ол триггер құрамына кіретін логикалық элементтердегі сигналдардын кідіріссмен анықталады.
Екi сатылы RS-триггер.Жоғарыда қарастырылған RS-триггерлердің сұлбалары бір сатылы болып табылады. Бір сатылы RS-триггерлерін өзіндік сақтау элементі ретінде көп қолданылмайды. Бұл тізбекті сұлба жұмысының тұрақсыздығына байланысты. S ( t ) , R ( t ) триггерлердің аустырып- қосу сигналдары комбинациялық сұлбалармен сандық автоматты қалыптасады, олардың қалыптасуына сыртқы логикалық сигналдар мен бірге, Q(t) және Q(t) сигналдары қатысады. S(t) және R(t) сигналдар әрекеті мен бір сатылы тригтердің ауыстырып-қосылуы Qt және Q( t ) сигналдар мәнінің өзгерісіне алып келеді, ал олардың өзгерісі S ( t ) немесе R( t ) сигналдарының сол t уақыт тактысында өзгереді. Бұл жағдайда триггер қате жұмыс жасауы мүмкін.
Триггер тұрақты жұмыс жасау үшін Q(t) және Q(t) сигналдары тек қана S(t) немесе R(t) кіріс сигналдарының әрекеті токтағаннан кейін ғана өзгеруі қажет. Айтылған шартты бір сатылы RS-триггерлер негізінде жасалған екі сатылы триггерлер қанағаттандыра алады.
Екі сатылы RS-триггерін қарастырайық (9.5-сурет). Шартты белгілеуіндеТТ символы триггердің екі сатылы екенін білдіреді.Әрбір саты синхронды RS-триггерден тұрады. Бірінші бастаушы. DI секциясы S және R кіріс сызықтарынан ақпаратты қабылдайды, ал бұл секцияның шығыс сигналдары D2 секциясының кірістеріне беріледі.
9.5-сурет. Eкi сатылы RS-триггердің шартты белгіленуі (а) мен
құрылымдық сұлбасы (ә)
Жетекші триггер үшін қарапайым синхронизация қолданылады. Бұл уақытта жетектегі тригтер үшін синхронизация импульсі инверсияланады. Жетекші триггер шығысындағы күйінің өзгеруі синхронизация да оң импульстің пайда болу кезеңінде орын алады және бұл өзгерістер жетектегі тригтердің кірісіне тасымалданады. Бірақ синхронизация ның инверсияланған импульсінің оң сигналы пайда болмағанша, жетектегі триггер шығысында ешқандай өзгеріс болмайды. Сонымен, Q және Q(t) шығыстарындағы өзгерістер синхронизация импульсі аяқталмай, орындалмайды. 9.6-суретте триггер жұмысының уақыттық диаграммалары көрсетілген.
9.6-сурет. Екі сатылы RS-триггердің уақыттық диаграммасы
JK-триггер, Триггерлер арасында кең функционалды мүмкіндіктері бар .JK-триггерлер ерекше орын алады. JК-триггерінің күйлерін камтитын жеңілдетілген ауыстырып-қосу кестесі төрт жолдан тұрады. JК-триггерінің ақиқат кестесі төменде келтірілген.