Файл: Программа для эвм это упорядоченная последовательность команд, подлежащая обработке.docx

51.Организация последовательной передачи данных.

Последовательный интерфейс для передачи данных использует одну сигнальную линию, по которой информационные биты передаются друг за другом последовательно. Последовательная передача данных может осуществляться в асинхронномили синхронномрежимах.

Использование последовательных линий связи для обмена данными с ПУ возлагает на контроллеры ПУ дополнительные по сравнению с контроллерами для параллельного обмена функции. Во-первых, возникает необходимость преобразованияформатаданных: из параллельного формата, в котором они поступают в контроллер ПУ из системной магистрали микропроцессорной системы, в последовательный при передаче в ПУ и из последовательного в параллельный при приеме данных их ПУ. Во-вторых, требуется обеспечить побитную и покадровую синхронизацию. Побитнаясинхронизациянеобходима для правильного приема передаваемых битов, покадроваясинхронизация– для выделения сообщения из принятой последовательности битов.

Синхронная последовательная передача данных

В синхронном режиме параллельно с передачей по линии данных последовательности информационных битов по линии синхросигналов передается последовательность синхроимпульсов, что позволяет,

---

как правило, повысить скорость передачи и решить проблемы побитной синхронизации передатчика и приемника при передаче длинных информационных сообщений. Покадровая синхронизация в синхронном режиме осуществляется использованием специальных кодовых последовательностей (флагов или специальных знаков) в общем случае в начале и конце кадра. Поскольку в синхронном режиме информационные биты сообщения передаются непрерывным потоком, то для кодирования и декодирования кадров используют специальные договоренности по форматам кадров (протоколам обмена).

Восьмиразрядный буферный регистр контроллера DXR служит для временного хранения байта данных до его загрузки в сдвиговый регистр. Запись байта данных в буферный регистр из шины данных системной магистрали производится так же, как и в параллельном интерфейсе, только при наличии единицы в одноразрядном адресуемом регистре состояния контроллера SR. Единица в регистре состояния указывает на готовность контроллера принять очередной байт в буферный регистр. При записи очередного байта в буферный регистр DXR обнуляется регистр состояния SR.

Преобразование данных из параллельного формата, в котором они поступили в буферный регистр контроллера

---

из системной магистрали, в последовательный и передача их в линию связи производится в сдвиговом регистре с помощью генератора тактовых импульсов и двоичного трехразрядного счетчика. Последовательная линия связи контроллера с ПУ подключается к выходу младшего разряда сдвигового регистра. По очередному тактовому импульсу содержимое сдвигового регистра сдвигается на один разряд вправо и в линию связи Данныевыдается значение очередного разряда. Одновременно со сдвигом в ПУ передается по отдельной линии Синхронизациятактовый импульс. Таким образом, каждый передаваемый по линии Данные бит информации сопровождается синхронизирующим сигналом по линии Синхронизация, что обеспечивает его однозначное восприятие на приемном конце последовательной линии связи.

Количество переданных в линию бит информации подсчитывается счетчиком. Как только содержимое счетчика становится равным 7, т.е. в линию переданы 8 бит (один байт) информации, формируется управляющий сигнал Загрузка, обеспечивающий запись в сдвиговый регистр очередного байта из буферного регистра. Этим же управляющим сигналом устанавливается в 1 регистр состояния. Очередным

---

тактовым импульсом счетчик будет сброшен в 0, и начнется очередной цикл выдачи восьми битов информации из сдвигового регистра в линию связи.

Синхронная последовательная передача отдельных битов данных в линию связи должна производиться без какого-либо перерыва, и следующий байт данных должен быть загружен в буферный регистр из микропроцессора за время, не превышающее времени передачи восьми битов информации из сдвигового регистра в линию связи.

При записи байта данных в буферный регистр обнуляется регистр состояния контроллера. Нуль в этом регистре указывает, что в линию связи передается байт данных из сдвигового регистра, а следующий передаваемый байт данных загружен в буферный регистр.

Буферный регистр контроллера DRR служит для временного хранения байта данных, поступившего из сдвигового регистра. Чтение байта данных микропроцессором из буферного регистра производится так же, как и в параллельном интерфейсе. Единица в регистре состояния контроллера SR указывает на готовность контроллера передать очередной байт данных в системную магистраль.

Данные, поступающие из линии связи в последовательном коде, преобразуются

---

в контроллере в параллельный код с помощью сдвигового регистра и трехразрядного двоичного счетчика тактовых импульсов. Входная последовательная линия связи Данныеподключается в контроллере к последовательному входу сдвигового регистра, а входная линия Синхронизация– на управляющий вход Сдвигсдвигового регистра и на вход счетчика тактовых импульсов. По очередному тактовому сигналу, поступившему от синхрогенератора ПУ по линии Синхронизация, производятся сдвиг содержимого сдвигового регистра на один разряд влево и запись очередного бита данных из линии связи Данныев младший разряд этого регистра. Одновременно увеличивается на единицу содержимое счетчика тактовых импульсов. Как только содержимое счетчика становится равным 7, т.е. в сдвиговый регистр приняты последовательно восемь битов информации, формируется управляющий сигнал Запись, который обеспечивает запись в буферный регистр очередного принятого байта из сдвигового регистра. Этим же управляющим сигналом устанавливается в 1 регистр состояния.

За время приема в сдвиговый регистр следующих восьми битов информации байт данных из буферного регистра должен быть передан

---