Файл: Программа для эвм это упорядоченная последовательность команд, подлежащая обработке.docx

в шину данных системной магистрали. При этой передаче обнуляется регистр состояния контроллера, и нуль в этом регистре означает, что в сдвиговый регистр принимается из линии связи очередной байт информации.

Асинхронная последовательная передача данных

Организация асинхронного последовательного обмена данными с ПУ осложняется тем, что на передающей и приемной сторонах последовательной линии связи используются настроенные на одну частоту, но физически разные генераторы тактовых импульсов и, следовательно, общая синхронизация отсутствует. Для обеспечения синхронизации информация передается в виде посылки (кадра), которая включает стартовый бит, равный нулю, биты передаваемых данных, возможно, бит паритета (четности) и один или два единичных стоповых бита (рис. 81).


Рисунок 81 – Формат кадра при асинхронном последовательном обмене

Побитная синхронизация приемника и передатчика осуществляется по стартовому биту и затем поддерживается абонентами в течение времени передачи кадра стабильностью тактовых частот генераторов передатчика и приемника, частоты которых,

---

как правило, минимум в 16 раз превышают частоту передачи данных. С учетом этих обстоятельств, скорость передачи в асинхронном режиме ниже, чем в синхронном режиме.

Процесс передачи байта данных начинается с того, что процессор по команде вывода записывает передаваемый байт в буферный регистр DXR. Одновременно с этим происходит сброс регистра состояния, что снимает блокировку с делителя частоты. Делитель частоты начинает подсчитывать импульсы генератора тактовой частоты и в момент приема шестнадцатого тактового импульса вырабатывает импульс сдвига. При этом на выходную линию контроллера Данныевыдается значение стопового бита (состояние 1). Импульс сдвига изменит состояние счетчика импульсов сдвига на 0 и сформируется сигнал Загрузка. Передаваемый байт переписывается в разряды 1, …, 8 сдвигового регистра, при этом в нулевой разряд сдвигового регистра записывается 0 (стартовый бит), а в разряды 9 и 10 – единицы (стоповые биты). На выходной линии контроллера Данныепоявится состояние 0 (значение стартового бита), которое будет поддерживаться до тех пор, пока не будет выработан очередной импульс

---

сдвига.

Импульс сдвига изменит состояние счетчика импульсов сдвига на 1 и перепишет в нулевой разряд сдвигового регистра первый информационный бит передаваемого байта данных. Состояние, соответствующее значению этого бита, будет поддерживаться на линии Данныедо следующего импульса сдвига.

До прихода стартового бита по линии «Данные» в контроллер для асинхронного приема данных поступает уровень единицы. Этот уровень обеспечивает выработку сигнала, запрещающего работу делителя частоты генератора тактовых импульсов.

Действительно, после приема предыдущего байта данных счетчик импульсов сдвига (счетчик по mod 9) находится в нулевом состоянии и на схему И поступают два единичных сигнала: со счетчика сдвигов и из линии «Данные». На выходе схемы И формируется сигнал блокировки делителя частоты тактового генератора, запрещающий формирование импульсов сдвига.

В момент смены стопового бита на стартовый (момент начала передачи нового кадра) на линии Данныепоявится уровень 0 и тем самым будет снят сигнал блокировки делителя частоты. После приема восьми тактовых импульсов на выходе разряда 3 делителя частоты

---

появится сигнал, поступающий на входы сдвигового регистра и счетчика импульсов сдвига. Так как частота сигналов генератора тактовых импульсов приемника должна совпадать с частотой генератора тактовых импульсов передатчика, то сдвиг сдвигового регистра (т.е. прием очередного бита из линии Данные) произойдет примерно на середине временного интервала, отведенного на передачу бита данных, т.е. времени, необходимого для выработки 16 тактовых импульсов. Это делается для уменьшения вероятности ошибки из-за возможного различия частот тактовых генераторов передатчика и приемника, искажения формы передаваемых сигналов (переходные процессы) и т.п. Следующий сдвиг произойдет после прохождения 16 тактовых импульсов, т.е. на середине временного интервала передачи первого информационного бита.

При приеме в сдвиговый регистр девятого бита кадра (восьмого информационного бита) из него выдвинется стартовый бит и, следовательно, в сдвиговом регистре будет размещен весь принятый байт информации. В этот момент счетчик импульсов сдвига перейдет в нулевое состояние и на его выходе будет выработан

---

единичный сигнал, по которому:

• 
  содержимое сдвигового регистра перепишется в буферный регистр;
  
• 
  в регистр состояния запишется 1, и он будет информировать процессор об окончании приема очередного байта;
  
• 
  схема И подготовится к выработке сигнала блокировки делителя частоты, который сформируется после прихода первого стопового бита.
  

Получив сигнал готовности в регистре состояния, процессор по команде ввода прочитает принятый байт данных.

---