Файл: Программа для эвм это упорядоченная последовательность команд, подлежащая обработке.docx

ВУЗ: Не указан

Категория: Не указан

Дисциплина: Не указана

Добавлен: 10.01.2024

Просмотров: 1002

Скачиваний: 1

ВНИМАНИЕ! Если данный файл нарушает Ваши авторские права, то обязательно сообщите нам.

СОДЕРЖАНИЕ

3. Понятие организации и архитектуры.

4. Фон-неймановская (принстонская) и гарвардская архитектуры. Организация пространств памяти и ввода/вывода.

5.Организация микропроцессорной системы (МПС): магистрально-модульный принцип организации МПС, основные классы микропроцессорных средств. Микропроцессорная система (МПС)

6. Типовые структуры МПС: магистральная, магистрально-каскадная, магистрально-радиальная.

7.Шинная организация микропроцессорных систем: с одной шиной, с двумя видами шин, с тремя видами шин.

8. Характеристики микропроцессоров.

9. Организация магистрали микропроцессорной системы. Трехшинная магистраль с раздельными шинами передачи адреса и данных.

10. Циклы обращения к магистрали.

11. Организация обращения к магистрали с синхронным доступом.

12. Организация обращения к магистрали с асинхронным доступом.

14. Механизм пакетной передачи данных по системной магистрали.

15. Архитектура подсистемы памяти микропроцессорной системы. Характеристики подсистемы памяти микропроцессорной системы

16. Адресная память (запоминающие устройства с произвольным доступом).

17. Ассоциативная память.

18. Стековая память.

19. Основная память: блочная, циклическая и блочно-циклическая схемы организации основной памяти.

20. Кэш-память. Принципы кэширования памяти.

22.Алгоритмы замещения информации в заполненной кэш-памяти.

23.Алгоритмы согласования содержимого кэш-памяти и основной памяти.

24.Концепция виртуальной памяти.

25.Страничная организация виртуальной памяти.

27.Архитектура подсистемы ввода/вывода микропроцессорной системы.

29.Радиальная система прерываний.

30. Векторная система прерываний.

31.Организация прямого доступа к памяти в микропроцессорной системе.

32.Аккумуляторная архитектура микропроцессоров.

33.Регистровая архитектура микропроцессоров.

34. Архитектура микропроцессоров с выделенным доступом к памяти.

35.Стековая архитектура микропроцессоров.

36.Классификация команд микропроцессоров.

37.Структура (форматы) команд микропроцессоров.

38. Регистровые структуры микропроцессоров

39. Адресация данных в микропроцессорах: представление адресной информации, способы адресации.

41.Защита памяти в микропроцессорах: механизмы защиты, концепция привилегий.

42.Поддержка операционной системы в микропроцессорах.

43.Специальные прерывания (особые случаи, исключения) в микропроцессорах.

44.Мультипрограммный режим работы микропроцессоров.

46.Резидентная (внутренняя) память микроконтроллеров.

47.Периферийные устройства микроконтроллеров: параллельные порты ввода/вывода, таймеры и процессоры событий, интерфейсы последовательного ввода/вывода.

48.Основы организации интерфейсов микропроцессорных систем.

49.Классификация интерфейсов.

50.Организация параллельной передачи данных.

51.Организация последовательной передачи данных.

52.Основы проектирования микропроцессорных систем: цикл проектирования МПС, средства разработки и отладки МПС.

Память является «узким местом» МПС из-за ее серьезного отставания по быстродействию от процессоров, причем разрыв этот неуклонно увеличивается. Так, если производительность процессоров ежегодно возрастает вдвое примерно каждые 1,5 года, то для микросхем памяти прирост быстродействия не превышает 9% в год (удвоение за 10 лет), что выражается в увеличении разрыва в быстродействии между процессором и памятью приблизительно на 50% в год.

В отношении устройств памяти, используемых в настоящее время, выявляется следующая закономерность:

• чем меньше время доступа, тем выше стоимость хранения бита;

• чем больше емкость, тем ниже стоимость хранения бита, но больше время доступа.
Основным требованием, которому должно удовлетворять ЗУ, является обеспечение требуемой емкости и высокого быстродействия за приемлемую цену. Как правило, эти две характеристики рассматриваются во взаимосвязи – желательно, чтобы память обладала как можно большей емкостью и как можно большим быстродействием и при этом была бы экономически выгодной с точки зрения технической реализации (приемлемые стоимость, габариты, масса, потребляемая мощность). Удовлетворить эти противоречащие друг другу требования одновременно в одном устройстве достаточно сложно.

Наиболее распространенным подходом является построение подсистемы памяти по иерархическому принципу. Иерархическая память состоит из ЗУ различных типов, которые, в зависимости от характеристик, относят к определенному уровню иерархии:

1. регистры;

2. кэш-память;

3. основная память (ОП);

4. твердотельные и магнитные диски;

5. оптические диски, ЗУ на магнитных лентах.
Три верхних уровня иерархии образуют внутреннюю память МПС, а все нижние уровни - это внешняя или вторичная память.

Более высокий уровень меньше по емкости, быстрее и имеет большую стоимость в пересчете на бит, чем более низкий уровень. Уровни иерархии взаимосвязаны: все данные на одном уровне могут быть также найдены на более низком уровне, и все данные на этом более низком уровне могут быть найдены на следующем нижележащем уровне и т.д. По мере движения вниз по иерархической структуре:

1. уменьшается соотношение «стоимость/бит»;

2. возрастает емкость;


3. растет время доступа;

4. уменьшается частота обращения к памяти со стороны процессора.
Если память организована в соответствии с пунктами 1-3, а характер размещения в ней данных и команд удовлетворяет пункту 4, иерархическая организация ведет к уменьшению общей стоимости при заданном уровне производительности.

На каждом уровне иерархии информация разбивается на блоки, выступающие в качестве наименьшей информационной единицы, пересылаемой между двумя соседними уровнями иерархии. Размер блоков может быть фиксированным либо переменным. При фиксированном размере блока емкость памяти обычно кратна его размеру. Размер блоков на каждом уровне иерархии чаще всего различен и увеличивается от верхних уровней к нижним.

При оценке эффективности подобной организации памяти обычно используют следующие характеристики:

коэффициент попаданий (hit rate) – отношение числа обращений к памяти, при которых произошло попадание, к общему числу обращений к ЗУ данного уровня иерархии;

коэффициент промахов (miss rate) – отношение числа обращений к памяти, при которых имел место промах, к общему числу обращений к ЗУ данного уровня иерархии;

время обращения при попадании (hit time) – время, необходимое для поиска нужной информации в памяти верхнего уровня (включая выяснение, является ли обращение попаданием), плюс время на фактическое считывание данных;

потери на промах (miss penalty
Описание некоторого уровня иерархии ЗУ предполагает конкретизацию четырех моментов:

• размещения блока – допустимого места расположения блока на примыкающем сверху уровне иерархии;

• идентификации блока – способа нахождения блока на примыкающем сверху уровне;

• замещения блока – выбора блока, заменяемого при промахе с целью освобождения места для нового блока;

• согласования копий (стратегии записи) – обеспечения согласованности копий одних и тех же блоков, расположенных на разных уровнях, при записи новой информации в копию, находящуюся на более высоком уровне.
Классификация устройств памяти

По физическим принципам работы ЗУ делятся на

магнитные. ЗУ на магнитных дисках или лентах, ЗУ на цилиндрических магнитных доменах (ЦМД);



полупроводниковые. Используются ЗЭ с накоплением электрических зарядов – на этих элементах строится динамическая память и на основе активных приборов (например, триггер) – на этих элементах строится статическая память;

оптические. Запоминание информации происходит благодаря оптическому отображению ее на поверхности материала, осуществляемому лучом лазера.
В зависимости от методов размещения и поиска информации память делится на два типа

адресная память. Размещение и поиск информации основан на использовании адреса. Адрес – номер ячейки памяти. Аадресная память строиттся на ЗУ с произвольным (непосредственным) доступом (выборкой);
безадресная память. Размещение и поиск информации производится не по адресу. По способу доступа к ячейкам памяти безадресная память подразделяется на ассоциативную и стековую.
По характеру работы с памятью ЗУ делятся на

• ЗУ, допускающие многократную запись и считывание (например, ОЗУ);

• ЗУ, допускающие только считывание после однократной записи (например, ПЗУ).
По характеру хранения (в зависимости от источника питания) память делится на два типа

энергозависимая память. Содержимое элементов памяти теряется при выключении источника питания – ОЗУ, ЗУ на ПЗС;

энергонезависимая память. Элементы памяти сохраняют содержимое независимо от состояния источника питания – магнитные и оптические ЗУ, ПЗУ.
По способу обращения процессора к ЗУ память делится на два типа

внутренняя память;

внешняя память.



16. Адресная память (запоминающие устройства с произвольным доступом).


ЗУ содержит множество одинаковых запоминающих элементов (ЗЭ), образующих запоминающий массив (ЗМ). ЗМ разделен на отдельные ячейки. Каждая ячейка предназначена для хранения двоичного кода, число разрядов в котором определяется шириной выборки памяти, – слова памяти.

В памяти с адресной организацией размещение и поиск информации в ЗМ основаны на использовании адреса хранения слов. Адресом служит номер ячейки ЗМ, в котором это слово размещается. При записи или чтении слова в ЗМ инициирующая эту операцию команда должна указывать адрес (номер ячейки), по которому производится обращение.

Типичная структура ЗУ с произвольным доступом (рис. 22) содержит ЗМ, состоящий из N n-разрядных ячеек, регистр адреса РА, имеющий k = log2 N разрядов, регистр информации РИ, блок адресной выборки БАВ, блок устройств считывания БУС, блок устройств записи БУЗ и блок управления памятью БУП.

Рисунок 22 – Структура ЗУ с произвольным доступом

По коду адреса в РА БАВ формирует в соответствующей ячейке памяти сигналы, позволяющие произвести в ячейке считывание или запись слова. Блок управления памятью БУП генерирует необходимые последовательности управляющих сигналов, инициирующих работу отдельных блоков ЗУ.

Цикл обращения к памяти инициируется поступлением в БУП сигнала Обращение. Общая часть цикла обращения начинается с прием в РА с шины адреса ША адреса ячейки. Далее БАВ дешифрирует адрес и выбирает заданную адресом ячейку ЗМ. Одновременно осуществляется прием в БУП и расшифровка управляющего сигнала Операция, указывающего вид запрашиваемой операции (чтение или запись).

Далее при чтении БУП посылает сигналы считывания в заданную адресом ячейку ЗМ. При этом код записанного в ячейке слова считывается устройствами считывания БУС и передается в РИ. Операция чтения завершается выдачей слова из РИ на выходную информационную шину ШИВЫХ. В памяти с разрушающим считыванием (при считывании все ЗЭ ячейки устанавливаются в нулевое состояние) производится регенерация информации в ячейке путем записи в нее из РИ считанного слова.

При записи производится прием записываемого слова с входной информационной шины ШИВХ в РИ. Затем в выбранную БАВ ячейку с помощью устройств записи БУЗ записывается слово из РИ.


Для приема в ЗУ записываемых данных и выдачи из ЗУ считанных данных может использоваться одна двунаправленная информационная шина ШИВХ/ВЫХ. Для этого ШИВХ и ШИВЫХ объединяются с помощью буфера данных БД. Этот буфер подключает выходы РИ к ШИВХ/ВЫХ только при выполнении операции чтения из ЗУ. При выполнении операции записи выходы РИ отключены от ШИВХ/ВЫХ, что обеспечивает прием входных данных в РИ.

17. Ассоциативная память.


В запоминающих устройствах с произвольным доступом для обращения к информации требуется указание адреса ячейки. Однако часто значительно удобнее искать информацию не по адресу, а опираясь либо на какой-нибудь характерный признак, содержащийся в самой информации, либо на положение слова в запоминающем массиве относительно других хранящихся там слов. Такой подход лежит в основе безадресной памяти, к которой относятся ассоциативная и стековая память.

В основе ассоциативной памяти лежит ассоциативная обработка.

Ассоциативная обработка основана на извлечении данных из памяти по их содержимому, т.е. обращение к данным происходит не на основании указания физического положения информации – адреса, а по некоторым признакам этих данных. При этом обращение (поиск) производится путем сравнения и сопоставления. В качестве признаков может использоваться различная информация, например, найти числа, равные заданному значению, или найти числа, большие (меньшие) заданного значения. Указание признаков содержимого памяти не обязательно подразумевает только выявление их полного наличия или отсутствия в отыскиваемых данных, может быть также задана степень совпадения или несовпадения этих признаков с признаками данных и более сложные зависимости, что позволяет реализовать достаточно сложные методы обращения к данным. В ассоциативной обработке отсутствует понятие адресации, и обработка по своей сущности является параллельной, так как поиск по признаку происходит параллельно во времени для всех ячеек памяти.

Таким образом, ассоциативная память – память, аппаратные средства которой ориентированы на реализацию ассоциативной обработки. Ассоциативное ЗУ – это устройство, способное хранить информацию, сравнивать ее с некоторым заданным образцом и указывать на их соответствие или несоответствие друг другу. Признак, по которому производится поиск информации, будем называть