Файл: Программа для эвм это упорядоченная последовательность команд, подлежащая обработке.docx

ВУЗ: Не указан

Категория: Не указан

Дисциплина: Не указана

Добавлен: 10.01.2024

Просмотров: 994

Скачиваний: 1

ВНИМАНИЕ! Если данный файл нарушает Ваши авторские права, то обязательно сообщите нам.

СОДЕРЖАНИЕ

3. Понятие организации и архитектуры.

4. Фон-неймановская (принстонская) и гарвардская архитектуры. Организация пространств памяти и ввода/вывода.

5.Организация микропроцессорной системы (МПС): магистрально-модульный принцип организации МПС, основные классы микропроцессорных средств. Микропроцессорная система (МПС)

6. Типовые структуры МПС: магистральная, магистрально-каскадная, магистрально-радиальная.

7.Шинная организация микропроцессорных систем: с одной шиной, с двумя видами шин, с тремя видами шин.

8. Характеристики микропроцессоров.

9. Организация магистрали микропроцессорной системы. Трехшинная магистраль с раздельными шинами передачи адреса и данных.

10. Циклы обращения к магистрали.

11. Организация обращения к магистрали с синхронным доступом.

12. Организация обращения к магистрали с асинхронным доступом.

14. Механизм пакетной передачи данных по системной магистрали.

15. Архитектура подсистемы памяти микропроцессорной системы. Характеристики подсистемы памяти микропроцессорной системы

16. Адресная память (запоминающие устройства с произвольным доступом).

17. Ассоциативная память.

18. Стековая память.

19. Основная память: блочная, циклическая и блочно-циклическая схемы организации основной памяти.

20. Кэш-память. Принципы кэширования памяти.

22.Алгоритмы замещения информации в заполненной кэш-памяти.

23.Алгоритмы согласования содержимого кэш-памяти и основной памяти.

24.Концепция виртуальной памяти.

25.Страничная организация виртуальной памяти.

27.Архитектура подсистемы ввода/вывода микропроцессорной системы.

29.Радиальная система прерываний.

30. Векторная система прерываний.

31.Организация прямого доступа к памяти в микропроцессорной системе.

32.Аккумуляторная архитектура микропроцессоров.

33.Регистровая архитектура микропроцессоров.

34. Архитектура микропроцессоров с выделенным доступом к памяти.

35.Стековая архитектура микропроцессоров.

36.Классификация команд микропроцессоров.

37.Структура (форматы) команд микропроцессоров.

38. Регистровые структуры микропроцессоров

39. Адресация данных в микропроцессорах: представление адресной информации, способы адресации.

41.Защита памяти в микропроцессорах: механизмы защиты, концепция привилегий.

42.Поддержка операционной системы в микропроцессорах.

43.Специальные прерывания (особые случаи, исключения) в микропроцессорах.

44.Мультипрограммный режим работы микропроцессоров.

46.Резидентная (внутренняя) память микроконтроллеров.

47.Периферийные устройства микроконтроллеров: параллельные порты ввода/вывода, таймеры и процессоры событий, интерфейсы последовательного ввода/вывода.

48.Основы организации интерфейсов микропроцессорных систем.

49.Классификация интерфейсов.

50.Организация параллельной передачи данных.

51.Организация последовательной передачи данных.

52.Основы проектирования микропроцессорных систем: цикл проектирования МПС, средства разработки и отладки МПС.

физический адрес, т.е. необходимо преобразование логического адреса в физический. Для этой цели между процессором и основной памятью помещают устройство, преобразующее логические адреса в физические, которое называется устройствомуправленияпамятью(УУП).

Принцип преобразования логических адресов в физические состоит в следующем. Местоположение сегмента в основной памяти указывается его базовым адресом. Базовый адрес каждого сегмента помещается в УПП. По номеру сегмента из логического адреса УУП находит базовый адрес сегмента, соответствующий его номеру. Физический адрес вычисляется путем сложения найденного базового адреса сегмента и смещения, заданного в логическом адресе:

Физический адрес = Базовый адрес сегмента + Смещение.

Для задания базового адреса сегмента используются дескрипторы(описатели) сегментов. В УУП имеются специальные регистры для хранения дескрипторов сегментов регистрыдескрипторовсегментов. Число этих регистров определяется числом используемых сегментов. Для выбора регистра служит номер сегмента. Существуют два способа выбора регистров. В соответствие с первым способом для хранения дескрипторов сегментов
используется регистровый файл и адресом для выбора регистра служит номер сегмента. При этом, если номер сегмента является n-разрядным, необходимо использовать 2n регистров.

Второй способ предполагает организацию регистров дескрипторов в виде ассоциативной памяти. В этом случае в памяти

хранятся дескрипторы и соответствующие им номера сегментов. Схемы сравнения имеются во всех регистрах, поэтому сравнение осуществляется параллельно. В этом случае число регистров может быть меньше 2n.



41.Защита памяти в микропроцессорах: механизмы защиты, концепция привилегий.


Механизмы защиты памяти

В программе, как правило, имеются ошибки. Реальные МПС могут содержать большое число (сотни и тысячи) программных модулей. Поэтому важна возможность обнаруживать ошибки и сводить к минимуму ущерб от них. Цель механизмов защиты обеспечить обнаружение и распознавание ошибок в программах. Для отладки программ и более надежного их выполнения современные МП имеют механизмы проверки обращений к памяти и выполнения команд на соответствие критериям защиты. Защита в универсальных МП предусматривает различные виды контроля:

контроль доступа к памяти, который обеспечивается системой привилегий;

контроль использования памяти, который вводит ряд ограничений на возможные виды обращения к памяти; ограничение набора выполняемых команд в зависимости от уровня привилегий выполняемой программы (выделение привилегированных команд).

Механизмы защита памяти реализуются устройством управления памятью.

Защита памяти может применяться как на уровне сегментов, так и на уровне страниц. Наиболее естественно механизмы защиты памяти реализуются на уровне сегментов.

Сегмент с позиции защиты это единица
защиты. В дескрипторе сегмента кроме базового адреса сегмента указываются размер и атрибуты сегмента, описывающие свойства (тип) сегмента. Каждое обращение к памяти проверяется УУП на предмет удовлетворения критериям защиты. Все проверки делаются до начала цикла обращения к памяти. Любое несоответствие предотвращает начало цикла и вырабатывает специальное прерывание.

Наиболее простым механизмом защиты является ограничение на величину смещения (адреса относительно начала сегмента) при сегментной адресации. Ситуация, когда величина смещения превышает размер сегмента, считается нарушением из-за возможности проникновения в область соседнего сегмента. УУП при каждом обращении к памяти сравнивает смещение с размером сегмента, который выбирается из дескриптора сегмента. Если величина смещения превышает размер сегмента, УУП выдает сигнал сегментной ошибки, после приема которого процессор приостанавливает выполнение команды и приступает к обработке специального прерывания.

Основу остальных механизмов защиты составляет концепция привилегий, которая обеспечивает защиту от непредусмотренного выполняемой программой обращения к сегментам, хранящимся в памяти, а также использования
привилегированных команд. При этом предполагается защита как программ пользователя друг от друга, так и операционной системы (ОС) от них.